高性能16通道14位65 MSPS ADC——AD9249的深度解析

在电子设计领域，模拟 - 数字转换器（ADC）是连接现实世界模拟信号和数字系统的关键桥梁。今天，我们要深入探讨的是Analog Devices推出的AD9249，一款16通道、14位、65 MSPS的ADC，它在医疗成像、通信接收以及多通道数据采集等领域有着广泛的应用。

文件下载：AD9249.pdf

一、AD9249的核心特性

1. 低功耗设计

AD9249在功耗方面表现出色，每个通道在65 MSPS时功耗仅为58 mW，并且具备可扩展的功率选项。当采样率降至20 MSPS时，每个通道的功耗可低至35 mW。这种低功耗特性使得它在对功耗敏感的应用中具有很大的优势，例如便携式医疗设备和低功耗通信系统。

2. 高集成度

将16个ADC通道集成在一个封装内，大大节省了电路板空间。其小巧的10 mm × 10 mm封装，非常适合对空间要求苛刻的设计，如高密度数据采集板卡。

3. 优异的动态性能

• 信噪比（SNR）和无杂散动态范围（SFDR）：在Nyquist频率范围内，SNR可达75 dBFS，SFDR可达90 dBc，能够有效减少信号失真，提高信号质量。
• 微分非线性（DNL）和积分非线性（INL）：典型的DNL为±0.6 LSB，INL为±0.9 LSB，保证了转换的准确性。
• 串扰：相邻通道在10 MHz、−1 dBFS输入时，串扰典型值为−90 dB，有效降低了通道间的干扰。

4. 灵活的接口和控制

• 串行LVDS接口：支持ANSI - 644标准，默认配置下即可提供高速、可靠的数据传输。同时，还具备低功耗、减少信号的选项（类似于IEEE 1596.3），可根据实际需求进行选择。
• 串行端口控制：通过SPI接口，用户可以灵活配置各种功能，如可编程时钟和数据对齐、数字测试模式生成等。

5. 丰富的测试模式

内置多种数字测试模式，包括确定性和伪随机模式，还支持用户自定义测试模式。这些测试模式有助于在设计和调试阶段快速验证系统的性能和稳定性。

二、工作原理与内部结构

AD9249采用多级流水线架构，每个阶段都有足够的重叠来纠正前一阶段的闪存误差。量化后的输出在数字校正逻辑中组合成最终的14位结果，然后通过串行器以14位输出传输数据。这种架构允许第一级处理新的输入样本，而其余阶段处理先前的样本，实现了高效的转换。

三、关键设计考虑因素

1. 模拟输入

• 差分输入电路：AD9249的模拟输入是一个差分开关电容电路，能够处理差分输入信号，并支持较宽的共模范围。为了获得最佳性能，建议使用中电源的输入共模电压，以减少信号相关误差。
• 输入匹配和滤波：在输入电路中，串联小电阻可以减少驱动源输出级注入的峰值瞬态电流。同时，在输入的每个支路放置低Q电感或铁氧体磁珠，可以降低模拟输入的高差分电容，实现ADC的最大带宽。此外，在输入处放置差分电容或两个单端电容可以提供匹配的无源网络，形成低通滤波器，限制不需要的宽带噪声。

2. 电压参考

AD9249内置了一个稳定准确的1.0 V电压参考。用户可以选择使用内部参考或外部施加的1.0 V参考电压。在使用内部参考时，需要注意负载对参考电压的影响；使用外部参考时，可以提高ADC的增益精度和热漂移特性。

3. 时钟输入

• 时钟信号类型：AD9249的时钟输入可以是CMOS、LVDS、LVPECL或正弦波信号。为了获得最佳性能，建议使用差分信号，并通过变压器或电容进行交流耦合。
• 时钟抖动：高速、高分辨率的ADC对时钟输入的质量非常敏感，时钟抖动会导致SNR下降。因此，应选择低抖动的时钟源，并将时钟驱动电源与ADC输出驱动电源分开，以避免数字噪声对时钟信号的调制。
• 时钟分频和同步：AD9249内置了一个输入时钟分频器，可以将输入时钟除以1到8的整数。通过外部SYNC输入，可以同步时钟分频器，确保多个设备的时钟分频器对齐，实现同时输入采样。

4. 电源和功耗

• 电源供应：AD9249需要一个1.8 V的单电源供电，建议使用两个独立的1.8 V电源，分别为模拟部分（AVDD）和数字输出部分（DRVDD）供电。同时，在电源输入处使用多个不同频率的去耦电容，以减少电源噪声。
• 功耗管理：通过SPI接口，用户可以将AD9249设置为多种功耗模式，如完全断电模式和待机模式。在断电模式下，ADC的功耗通常为2 mW，输出驱动器处于高阻抗状态。

四、数字输出和时序

1. LVDS输出

AD9249的差分输出默认符合ANSI - 644 LVDS标准，也可以通过SPI切换到低功耗、减少信号的选项（类似于IEEE 1596.3）。LVDS输出便于与定制ASIC和FPGA中的LVDS接收器接口，在嘈杂环境中具有出色的开关性能。

2. 输出时钟

提供两种输出时钟：DCO±1和DCO±2用于时钟输出数据，其频率为采样时钟的7倍；FCO±1和FCO±2用于信号新输出字节的开始，其频率等于采样时钟频率。通过SPI可以调整DCO的相位，以优化系统时序。

3. 输出数据格式

默认的输出数据格式为二进制补码，用户也可以通过SPI将其更改为偏移二进制格式。此外，还可以通过SPI启动12位串行流，以实现与低分辨率系统的兼容性。

五、SPI接口和配置

1. SPI功能

AD9249的SPI接口允许用户通过结构化的寄存器空间配置转换器的特定功能。用户可以通过SPI访问各种寄存器，实现电源模式设置、时钟控制、偏移调整、测试模式设置等功能。

2. 配置方法

SPI接口由SCLK/DTP、SDIO/DFS、CSB1和CSB2四个引脚定义。SCLK用于同步数据的读写，SDIO用于数据的输入和输出，CSB1和CSB2用于启用或禁用读写周期。在指令阶段，传输一个16位的指令，随后是数据，数据的长度由指令中的W0和W1位决定。

3. 注意事项

在需要转换器全动态性能的时期，应确保SPI端口处于非活动状态，以避免SPI信号的噪声影响转换器的性能。如果板上的SPI总线用于其他设备，可能需要在总线和AD9249之间提供缓冲器，以防止这些信号在关键采样期间在转换器输入处发生转换。

六、应用设计指南

1. 电源和接地

使用两个独立的1.8 V电源分别为模拟和数字部分供电，并在电源输入处使用多个去耦电容。同时，使用单个PCB接地平面，并合理划分PCB的模拟、数字和时钟部分，以实现最佳性能。

2. 电路板布局

• 减少耦合：通过使迹线相互正交、增加迹线之间的距离、最小化面对面积等方法，减少迹线之间的电感耦合和电容耦合。
• 避免串扰：在路由输入时，依次在电路板的顶部和底部（或其他层）交替输入通道，确保通道之间的间距和隔离。
• 防止噪声耦合：保持输出过孔与输入过孔之间的距离，将编码时钟迹线放置在顶部表面，避免输出迹线与输入迹线平行。

3. 时钟稳定性

在AD9249上电时，需要一个稳定的时钟。如果时钟源不稳定，可能会导致状态机中断，ADC启动在未知状态。此时，可以通过使用寄存器0x08进行数字复位来解决。

4. VCM和参考去耦

将VCMx引脚通过0.1 μF电容接地，将VREF引脚通过一个低ESR的1.0 μF电容和一个低ESR的0.1 μF陶瓷电容并联接地。

5. SPI端口

确保SPI端口在需要转换器全动态性能的时期处于非活动状态，以避免SPI信号的噪声影响转换器的性能。

七、总结

AD9249作为一款高性能的16通道14位65 MSPS ADC，具有低功耗、高集成度、优异的动态性能和灵活的接口控制等优点。在设计过程中，需要充分考虑模拟输入、电压参考、时钟输入、电源和功耗等关键因素，并遵循相应的设计指南，以确保系统的性能和稳定性。希望通过本文的介绍，能帮助电子工程师更好地了解和应用AD9249，为设计出更优秀的电子产品提供参考。

你在使用AD9249的过程中遇到过哪些问题？或者你对它的哪些特性最感兴趣？欢迎在评论区分享你的经验和想法。