深入剖析AD9635：高性能双路12位ADC的卓越之选

在当今的电子设计领域，模拟 - 数字转换器（ADC）扮演着至关重要的角色。AD9635作为一款双路、12位、80 MSPS/125 MSPS的ADC，以其出色的性能和丰富的特性，成为众多应用场景的理想选择。今天，我们就来深入了解一下这款功能强大的ADC。

文件下载：AD9635.pdf

一、产品概述

AD9635是一款专门为低成本、低功耗、小尺寸和易用性而设计的ADC，内部集成了采样保持电路。它能够以高达125 MSPS的转换速率工作，在小封装尺寸至关重要的应用中，其出色的动态性能和低功耗表现得到了充分优化。该产品仅需一个1.8 V电源和LVPECL/CMOS/LVDS兼容的采样时钟，在许多应用中无需外部参考或驱动组件。

二、产品特性亮点

2.1 低功耗设计

采用1.8 V电源供电，每通道在125 MSPS时仅消耗115 mW的功率，并且具备可扩展功率选项，能有效降低系统整体功耗。在满功率关断状态下，典型功耗小于2 mW，这对于对功耗敏感的应用来说极为重要。

2.2 优异的动态性能

• SNR与SFDR指标：SNR可达71 dBFS（至奈奎斯特频率），在70 MHz时SFDR为93 dBc，能为系统提供高分辨率和低失真的信号转换。
• DNL与INL精度：DNL典型值为 - 0.1 LSB至 + 0.2 LSB，INL典型值为 ± 0.4 LSB，确保了转换的高精度。

2.3 灵活的接口与配置

• 串行LVDS接口：支持ANSI - 644标准，同时具备低功耗、缩减范围选项（类似于IEEE 1596.3），方便与各种系统进行接口。
• 多种工作模式：提供全芯片和单通道功率关断模式、待机模式，以及灵活的位方向、可编程输出时钟和数据对齐、可编程输出分辨率等功能，可根据不同应用需求进行灵活配置。
• 数字测试模式：内置和自定义数字测试模式生成功能，方便进行系统测试和验证。

2.4 宽频带输入

拥有650 MHz的全功率模拟带宽和2 V p - p的输入电压范围，能够处理较宽频率范围的输入信号。

三、应用场景广泛

AD9635的出色性能使其在众多领域得到了广泛应用，包括通信、分集无线电系统、多模式数字接收器、GSM、EDGE、W - CDMA、LTE、CDMA2000、WiMAX、TD - SCDMA等无线通信标准，以及I/Q解调系统、智能天线系统、宽带数据应用、电池供电仪器、手持示波器、便携式医学成像和超声、雷达/LIDAR等。

四、工作原理

AD9635采用多级流水线架构，每一级都能对前一级的闪速误差进行校正。量化后的输出在数字校正逻辑中组合成最终的12位结果。流水线架构允许第一级处理新的输入样本，而其余级处理先前的样本，从而实现高效的转换。采样发生在时钟的上升沿。

4.1 模拟输入考虑

• 模拟输入采用差分开关电容电路，能处理差分输入信号，支持较宽的共模范围。通过设置输入共模电压为电源电压的中点，可以最小化信号相关误差，实现最佳性能。
• 在输入电路中，串联一个小电阻可以减少从驱动源输出级注入的峰值瞬态电流。使用低Q电感或铁氧体磁珠可以降低模拟输入处的高差分电容，提高ADC的带宽。在输入处放置差分电容或两个单端电容可以提供匹配的无源网络，形成低通滤波器，限制不需要的宽带噪声。

4.2 时钟输入考虑

• 为了实现最佳性能，建议使用差分信号对CLK + 和CLK - 引脚进行时钟驱动。时钟输入可以是CMOS、LVDS、LVPECL或正弦波信号，但要特别关注时钟源的抖动。
• AD9635内置输入时钟分频器，可以将输入时钟除以1到8的整数。通过增加外部时钟频率，可以降低时钟抖动，这对于IF欠采样应用非常有利。
• 该ADC还包含一个占空比稳定器（DCS），可以提供标称50%占空比的内部时钟信号，允许用户提供较宽范围的时钟输入占空比而不影响性能。但输入时钟上升沿的抖动仍然需要关注。

4.3 电源与功耗管理

• 电源功耗与采样率成正比。可以通过SPI端口或将PDWN引脚置高来将AD9635置于功率关断模式，此时功耗典型值为2 mW。在功率关断期间，输出驱动器处于高阻抗状态。
• 待机模式允许用户在需要更快唤醒时间时保持内部参考电路供电。唤醒时间与功率关断时间有关，较短的功率关断周期会导致较短的唤醒时间。

4.4 数字输出与定时

• 差分输出默认符合ANSI - 644 LVDS标准，也可以通过SPI更改为低功耗、缩减信号选项。LVDS输出便于与定制ASIC和FPGA中的LVDS接收器进行接口，在嘈杂环境中具有出色的开关性能。
• 提供两个输出时钟DCO和FCO，分别用于时钟输出数据和指示新输出字节的开始。DCO的相位可以通过SPI进行调整，以优化系统时序裕量。
• 输出数据格式默认采用二进制补码，也可以更改。数据在DDR模式下通过两个通道进行串行传输，每个通道的最大数据速率为750 Mbps。

五、SPI接口与配置

5.1 SPI接口概述

SPI接口允许用户通过一个结构化的寄存器空间对AD9635进行特定功能或操作的配置。通过SCLK/DFS、SDIO/PDWN和CSB三个引脚来实现数据的读写和同步。

5.2 配置方式

• 使用SPI配置：在SPI操作的指令阶段，传输一个16位指令，随后是数据。指令阶段可以确定是读操作还是写操作，允许对芯片进行编程和读取片上内存的内容。
• 无SPI配置：在不使用SPI控制寄存器的应用中，SCLK/DFS和SDIO/PDWN引脚作为独立的CMOS兼容控制引脚，用于控制输出数据格式和功率关断功能。此时，CSB引脚应连接到DRVDD，禁用串行端口接口。

六、设计注意事项

6.1 电源与接地

建议使用两个独立的1.8 V电源，分别为模拟（AVDD）和数字输出（DRVDD）供电。使用多个不同的去耦电容覆盖高低频率，将电容放置在靠近PCB电源入口和芯片引脚处，减少走线长度。同时，要注意电源上电顺序，DRVDD必须在AVDD之前或同时上电，否则可能需要通过SPI进行软复位和数字复位。

6.2 时钟稳定性

在AD9635上电时，需要一个稳定的时钟来完成初始化过程。如果时钟源不稳定，可能会导致ADC处于未知状态，此时需要通过寄存器0x08进行数字复位。

6.3 散热设计

ADC底面的暴露焊盘必须连接到模拟地（AGND），以实现最佳的电气和散热性能。PCB上的连续铜平面应与暴露焊盘配合，并使用多个过孔来降低热阻。

6.4 VREF与VCM去耦

VREF引脚应使用一个低ESR的1.0 μF电容和一个低ESR的0.1 μF陶瓷电容并联到地进行去耦。VCM引脚应使用一个0.1 μF电容去耦到地。

6.5 SPI端口

在需要转换器全动态性能的期间，SPI端口不应处于活动状态。如果板上的SPI总线用于其他设备，可能需要在总线和AD9635之间提供缓冲器，以防止信号在关键采样期间干扰转换器输入。

七、总结

AD9635以其低功耗、高性能、灵活性和易用性等优点，成为电子工程师在设计中值得信赖的选择。在实际应用中，我们需要充分考虑其各项特性和设计注意事项，以实现最佳的系统性能。各位工程师在使用AD9635的过程中，有没有遇到什么独特的问题或解决方案呢？欢迎在评论区分享交流。