AD9655：高性能16位ADC的卓越之选

在当今的电子设计领域，高性能模拟 - 数字转换器（ADC）的需求日益增长。Analog Devices的AD9655便是一款备受关注的产品，它以其出色的性能和灵活的特性，为众多应用场景提供了理想的解决方案。

文件下载：AD9655.pdf

一、产品概述

AD9655是一款双路、16位、125 MSPS的ADC，采用了RoHS兼容的32引脚LFCSP封装，工作温度范围为 - 40°C至 + 85°C，还受到美国专利保护。它集成了片上采样保持电路，旨在实现低成本、低功耗、小尺寸和易用性。该产品的转换速率最高可达125 MSPS，在对封装尺寸要求严格的应用中，能够优化动态性能并降低功耗。其仅需一个1.8 V电源和一个LVPECL / CMOS / LVDS兼容的采样时钟，就能实现全性能运行，而且在许多应用中无需外部参考或驱动组件。

二、产品特性亮点

2.1 小尺寸封装

AD9655将两个ADC集成在一个小巧的封装中，节省了空间，非常适合对空间要求较高的设计。

2.2 引脚兼容

它与AD9645 14位和AD9635 12位双路ADC引脚兼容，这为工程师在设计升级或替换时提供了便利，减少了设计的复杂性。

2.3 易于使用

DCO可在高达500 MHz的频率下运行，并支持双倍数据速率（DDR）操作。ADC会自动将采样时钟乘以适当的LVDS串行数据速率，还提供了用于捕获输出数据的数据时钟输出（DCO）和用于指示新输出字节的帧时钟输出（FCO）。

2.4 用户灵活性

SPI控制提供了广泛的灵活特性，能够满足特定系统的需求，方便工程师根据实际应用进行定制化配置。

三、电气特性

3.1 直流特性

在2 V p - p满量程差分输入模式下，内部参考电压 (V{REF}=1.0 V) ，输入幅度 (A{IN}=-1.0 dBFS) ，125 MSPS的条件下，AD9655具有16位的分辨率，保证无失码，偏移误差、增益误差等指标都在合理范围内。同时，内部电压参考输出稳定，输入参考噪声也较低。在不同的输入范围和温度条件下，各项参数也有相应的表现，例如在2.8 V p - p满量程差分输入模式下， (V_{REF}=1.4 V) 时，部分参数会有所变化，但依然保持良好的性能。

3.2 交流特性

信号 - 噪声比（SNR）、信号 - 噪声和失真比（SINAD）、无杂散动态范围（SFDR）等交流参数在不同的输入频率下表现出色。例如，在输入频率为69.5 MHz时，2 V p - p输入范围下典型的SNR为77.5 dBFS，SFDR为88 dBc；2.8 V p - p输入范围下典型的SNR为79.3 dBFS，SFDR为84 dBc。这表明AD9655在不同输入条件下都能提供高质量的信号转换。

3.3 数字特性

时钟输入、逻辑输入和输出等数字特性方面，AD9655具有明确的规范。例如，时钟输入支持CMOS / LVDS / LVPECL逻辑电平，差分输入电压范围为0.2 - 3.6 V p - p等。数字输出符合ANSI - 644 LVDS标准，也可通过SPI配置为低功耗、减小信号选项，方便与不同的数字系统进行接口。

3.4 开关和时序特性

开关特性方面，输入时钟速率和转换速率有明确的范围，输出参数如传播延迟、上升时间、下降时间等也有相应的规定。时序特性则对SPI的时序要求进行了详细说明，确保数据的准确传输和处理。

四、应用场景

4.1 通信领域

在多样性无线电系统、多模式数字接收器（如GSM、EDGE、W - CDMA、LTE、CDMA2000、WiMAX、TD - SCDMA等）、I/Q解调系统和智能天线系统中，AD9655能够提供高精度的信号转换，满足通信系统对信号质量的要求。

4.2 宽带数据应用

在需要处理宽带数据的应用中，其高速转换能力和良好的动态性能可以确保数据的准确采集和处理。

4.3 电池供电设备

由于其低功耗特性，适用于电池供电的仪器，如手持示波器、便携式医疗成像和超声设备、雷达/LIDAR等，能够延长设备的续航时间。

五、设计考虑

5.1 模拟输入

AD9655的模拟输入是差分开关电容电路，能够处理差分输入信号，支持较宽的共模范围。在设计时，需要注意输入共模电压的设置，推荐设置 (V_{CM}=AVDD / 2) 以获得最佳性能。同时，可以通过在输入串联小电阻、添加电容等方式来优化输入电路，减少噪声和干扰。

5.2 电压参考

内部集成了1.0 V至1.4 V的稳定准确的直流电压参考，使用时需要将VREF引脚外部旁路到地，使用低ESR的1.0 μF电容和0.1 μF陶瓷电容并联。为了获得最大的SNR性能，可将ADC设置为差分配置下的最大跨度，例如将VREF设置为1.4 V可实现2.8 V p - p的最大输入跨度。

5.3 时钟输入

为了获得最佳性能，建议使用差分信号对CLK +和CLK -引脚进行时钟输入。时钟输入可以是CMOS、LVDS、LVPECL或正弦波信号，但要注意时钟源的抖动问题。AD9655内部包含时钟分频器，可将输入时钟除以1至8的整数，有助于降低时钟抖动，适用于中频欠采样应用。同时，内部的占空比稳定器（DCS）可以提供标称50%占空比的内部时钟信号，减少占空比对性能的影响。

5.4 电源和接地

推荐使用两个独立的1.8 V电源，一个用于模拟部分（AVDD），一个用于数字输出（DRVDD）。对于AVDD和DRVDD，使用不同值的旁路电容来覆盖高低频，电容应靠近PCB上的电源入口和设备引脚，减少走线长度。使用单个PCB接地平面，通过合理的旁路和PCB分区，可以轻松实现最佳性能。

5.5 SPI接口

SPI接口允许用户通过结构化的寄存器空间对转换器进行配置，提供了灵活性和定制性。但在转换器需要全动态性能的期间，SPI端口不应处于活动状态，因为SPI信号与ADC时钟通常不同步，可能会引入噪声，影响转换器性能。如果板上SPI总线用于其他设备，可能需要在总线和AD9655之间提供缓冲器，以防止信号在关键采样期间在转换器输入处转换。

六、总结

AD9655以其卓越的性能、灵活的特性和广泛的应用场景，为电子工程师在设计高性能ADC系统时提供了一个可靠的选择。在实际设计中，工程师需要根据具体的应用需求，综合考虑模拟输入、电压参考、时钟输入、电源接地和SPI接口等方面的因素，以充分发挥AD9655的优势，实现最佳的设计效果。你在使用AD9655的过程中遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。