深度解析AD9683：14位高速高精度ADC的卓越之选

在电子设计领域，模数转换器（ADC）是连接模拟世界和数字世界的关键桥梁。今天，我们聚焦于ADI公司的AD9683，一款14位、采样速度高达250 MSPS的高性能ADC，深入探讨其特性、应用及设计要点。

文件下载：AD9683.pdf

一、AD9683概述

AD9683专为通信应用而生，兼顾低成本、小尺寸、宽带宽和多功能等特点。它采用多级差分流水线架构，集成输出误差校正逻辑，具备宽带宽输入，支持多种用户可选输入范围。同时，集成的电压基准简化了设计，时钟占空比稳定器（DCS）可补偿时钟占空比变化，确保转换器性能稳定。JESD204B高速串行接口减少了电路板布线需求，降低了接收设备的引脚数量要求。

二、产品特性亮点

2.1 电气性能卓越

• 高采样率：支持170 MSPS和250 MSPS两种采样速度，满足不同应用场景的需求。
• 出色的信噪比和无杂散动态范围：在185 MHz AIN和250 MSPS条件下，信噪比（SNR）可达70.6 dBFS，无杂散动态范围（SFDR）高达88 dBc，保证了信号转换的高精度。
• 低功耗：总功耗仅434 mW（250 MSPS，1.8 V电源电压），有助于降低系统功耗。

2.2 灵活的配置选项

• 输入时钟分频：整数1至8的输入时钟分频功能，提供了更灵活的时钟配置。
• 可选的射频时钟输入：支持可选的射频（RF）时钟输入，简化了系统板设计。
• 可编程过范围检测：通过专用的快速检测引脚，支持可编程过范围电平检测。

2.3 其他特性

• JESD204B接口：支持JESD204B子类0或子类1编码的串行数字输出，链路速率最高可达5 Gbps。
• 内部锁相环（PLL）：片上PLL允许用户提供单个ADC采样时钟，并将其倍频以产生相应的JESD204B数据速率时钟。

三、应用领域广泛

AD9683的高性能使其在多个领域得到广泛应用，包括通信领域的多样性无线电系统、多模式数字接收机（3G）、TD - SCDMA、WiMAX、W - CDMA、CDMA2000、GSM、EDGE、LTE等；电子测试和测量设备、雷达接收机、COMSEC无线电架构、IED检测/干扰系统、通用软件无线电、宽带数据应用以及超声设备等。

四、技术参数详解

4.1 ADC直流规格

在AVDD = 1.8 V、DRVDD = 1.8 V、DVDD = 1.8 V的条件下，AD9683的分辨率为14位，保证无失码，偏移误差和增益误差均在合理范围内。输入参考噪声低至1.38 - 1.42 LSB rms（25°C），输入跨度为1.75 V p - p，输入电容为2.5 pF，输入电阻为20 kΩ，输入共模电压为0.9 V。

4.2 ADC交流规格

在不同输入频率下，AD9683的信噪比、信噪失真比（SINAD）、有效位数（ENOB）和无杂散动态范围（SFDR）等指标表现出色。例如，在fIN = 185 MHz、25°C条件下，SNR为70.5 - 70.6 dBFS，SFDR为89 - 88 dBc。

4.3 数字规格

包括差分时钟输入（CLK +、CLK -）、RF时钟输入（RFCLK）、SYNCIN输入（SYNCINB + / SYNCINB -）、SYSREF输入（SYSREF + / SYSREF -）、逻辑输入（SDIO）和数字输出（SERDOUT0 + / SERDOUT0 -）等的详细参数，确保了与各种数字系统的兼容性。

4.4 开关规格

涵盖时钟输入参数（如转换速率、SYSREF ± 建立时间和保持时间等）、数据输出参数（如数据输出周期、数据有效时间等）以及唤醒时间等，为系统设计提供了精确的时间参考。

五、设计要点与注意事项

5.1 模拟输入考虑

• 输入电路设计：AD9683的模拟输入是差分开关电容电路，在输入切换到采样模式时，信号源需能够在半个时钟周期内对采样电容充电并稳定。串联小电阻可减少驱动源输出级所需的峰值瞬态电流，并联电容可提供动态充电电流。
• 输入共模电压：模拟输入无内部直流偏置，在交流耦合应用中，需外部提供偏置。建议将VCM设置为0.5 × AVDD（即0.9 V），并使用VCM引脚输出设置输入共模电压，同时用0.1 µF电容将VCM引脚接地。
• 差分输入配置：采用差分输入配置可实现最佳性能。对于基带应用，可选择AD8138、ADA4937 - 1、ADA4938 - 1和ADA4930 - 1等差分驱动器；在SNR为关键参数的应用中，推荐使用差分变压器耦合或差分双巴伦耦合。

5.2 时钟输入考虑

• 时钟源选择：AD9683有差分奈奎斯特采样时钟输入和RF时钟输入两种选择。奈奎斯特时钟输入支持40 MHz至625 MHz的差分时钟，RF时钟输入支持500 MHz至1.5 GHz的单端时钟。
• 时钟驱动电路：根据不同的时钟频率和应用需求，可选择合适的时钟驱动电路，如变压器耦合、巴伦耦合、PECL驱动或LVDS驱动等。
• 时钟占空比稳定器（DCS）：DCS可补偿时钟占空比变化，提供标称50%占空比的内部时钟信号。但在时钟速率低于40 MHz时，DCS可能无法正常工作，需考虑禁用。

5.3 电源和接地设计

• 电源供应：建议使用两个独立的1.8 V电源，AVDD电源可隔离，DVDD和DRVDD电源可连接在一起，并使用约1 µH的隔离电感；也可将JESD204B PHY电源（DRVDD）和模拟（AVDD）电源连接在一起，为数字输出（DVDD）使用单独的电源。
• 去耦电容：使用多个去耦电容覆盖高低频，将电容放置在PCB入口处和芯片引脚附近，减少走线长度。
• 接地设计：使用单个PCB接地平面，通过适当的去耦和合理的PCB分区，可实现最佳性能。

5.4 数字输出设计

• JESD204B接口配置：AD9683的数字输出采用JESD204B标准，需正确配置接口参数，包括S、M、L、N、N’、CF、CS、K、HD、F、C、T、SCR、FCHK等。
• 数字输出终止：数字输出为差分输出，默认上电。建议在每个接收器输入处放置100 Ω差分终端电阻，以获得600 mV p - p的摆动。也可使用单端50 Ω终端，但终端电压必须为DRVDD / 2，或使用交流耦合电容终止到任何单端电压。

5.5 其他注意事项

• ESD防护：AD9683是静电放电（ESD）敏感设备，需采取适当的ESD防护措施，避免性能下降或功能丧失。
• SPI接口使用：在需要转换器全动态性能时，不要激活SPI端口，以免SPI信号的噪声影响转换器性能。如果板上SPI总线用于其他设备，可能需要在总线和AD9683之间提供缓冲器。

六、总结

AD9683作为一款高性能的14位ADC，凭借其卓越的电气性能、灵活的配置选项和广泛的应用领域，为电子工程师提供了一个强大的工具。在设计过程中，充分考虑模拟输入、时钟输入、电源和接地、数字输出等方面的要点，能够确保AD9683发挥最佳性能，满足各种复杂系统的需求。你在使用AD9683的过程中遇到过哪些问题？又是如何解决的呢？欢迎在评论区分享你的经验和见解。