ADP1972：电池测试解决方案的降压/升压 PWM 控制器

在电子工程领域，电池测试系统的性能直接关系到各类电池设备的质量和安全性。今天，我们要深入探讨一款专为电池测试解决方案设计的降压/升压 PWM 控制器——ADP1972。

文件下载：ADP1972-EVALZ.pdf

一、产品特性亮点

1. 宽输入电压与集成 LDO

ADP1972 的输入电压范围为 6 V 至 60 V，这使其能够适应多种不同的电源环境。同时，片内集成了 5 V 低压差调节器，减少了外部元件的使用，简化了电路设计。

2. 灵活的工作模式

它具有可选的降压/升压模式，可以根据不同的应用场景进行灵活配置。在电池充电时作为降压转换器，在循环模式下作为升压转换器，实现电能的回收，提高能源利用率。

3. 出色的 PWM 线性度

在 4.0 V p - p 高幅度 PWM 锯齿波下，ADP1972 具有出色的 PWM 线性度，能够提供更稳定的输出。

4. 可编程特性丰富

可调频率范围为 50 kHz 至 300 kHz，带可调相移的同步输出或输入，可编程最大占空比（最大内部占空比可达 98%），以及可编程软启动功能，这些特性使得工程师可以根据具体应用进行精确的参数调整。

5. 多重保护机制

具备峰值打嗝限流保护、输入电压 UVLO 保护和 TSD 保护等多重保护功能，有效提高了系统的可靠性和稳定性，避免因异常情况对器件造成损坏。

二、工作原理剖析

1. 电源引脚

ADP1972 有两个电源引脚：VIN 和 VREG。VIN 引脚由 6 V 至 60 V 的外部电源供电，为内部 LDO 调节器提供电源电压，需使用 4.7 µF 或更大的陶瓷电容将其旁路至地。VREG 引脚是内部 LDO 稳压器的输出，产生 5 V（典型值）电压轨，用于偏置控制电路和作为其他引脚的上拉电压，同时使用 1 µF 陶瓷电容将其旁路至地。当输入电压超过 50 V 时，需要额外的输入滤波。

2. EN/关断

EN 输入可启动或关闭 ADP1972。当 EN 电压小于 1.22 V（典型值）时，器件关断，拉低 DL 和 DH；当 EN 电压大于 1.25 V（典型值）时，器件使能。此外，该器件还可通过 TSD 事件、UVLO 状况或 FAULT 引脚指示的外部故障状况禁用。

3. 欠压闭锁 (UVLO)

VIN 引脚内置 UVLO 功能，当 VIN 上升时，UVLO 限制器件启动，直到 VIN 大于 5.71 V（典型值）；当 VIN 下降时，如果 VIN 降至 5.34 V（典型值）以下，UVLO 会禁用器件，防止低电压下的不稳定工作和电路受损，且具有大约 370 mV 的迟滞以确保无毛刺启动。

4. 软启动

ADP1972 配有软启动电路，当利用 EN 引脚使能器件时，VREG 电压上升到 5 V。当 VREG 达到 5 V（典型值）的 90%时，5 µA（典型值）内部软启动电流开始给软启动电容充电，引起 SS 引脚电压上升。当 SS 引脚电压小于 0.52 V（典型值）时，开关控制保持禁用状态；当达到 0.52 V（典型值）时，开关使能，控制环路开始调节，使输出电压线性上升，避免启动过冲。

5. 工作模式

ADP1972 可以配置为异步升压器或异步降压器。将 MODE 引脚拉低 1.05 V（典型值）以下，以升压配置工作，适用于电池充电应用中的电源循环和放电；将 MODE 引脚拉高 1.20 V（典型值）以上，以降压配置工作，适用于电池充电。在器件使能时，MODE 引脚的状态被锁存，切换工作模式需关断或禁用器件后调整。

三、应用信息详解

1. 降压/升压选择

通过对 MODE 引脚施加不同的电压来选择工作模式。仅当 ADP1972 通过 EN 引脚关断，或因 FAULT 引脚指示的外部故障、TSD 事件、UVLO 状况而禁用时，才能改变 MODE 引脚的状态。

2. 选择 (R_{S}) 以设置电流限值

使用公式 (I{PK}(mA)=frac{100 mV}{R{S}}) 来设置电流限值，降压和升压模式下内部限流基准电压不同，还需要外部电阻 (R{CL}) 来使电流适当地偏移，(R{CL}) 值设置为 20 kΩ。建议使用容差为 1%或更佳的电阻，以确保降压和升压两种工作模式下的峰值电流限值相同。

3. 调整工作频率

当 (V{SCFG} ≥ 4.53 V) 或 SCFG 引脚悬空时，ADP1972 以 FREQ 设置的频率工作，SYNC 引脚输出设定频率的时钟；当 (V{SCFG} ≤ 0.5 V) 时，SYNC 引脚配置为输入，ADP1972 与外部时钟同步；当 (0.65 V < V{SCPG} < 4.25 V) 时，ADP1972 与外部时钟的相移版本同步。需根据主从器件的不同精心选择 (R{FREQ})。

4. 最大占空比编程

ADP1972 设计的内部最大占空比为 98%（典型值）。通过在 DMAX 和地之间连接一个电阻，可将最大占空比设置为 0%到 98%之间的任意值，计算公式为 (D{MAX}(%)=frac{21.5 × V{FREQ} × R{DMAX}}{R{FREQ}} - 10.5)。如果设置值大于 98%，则默认使用内部最大值。

5. 调整软启动周期

ADP1972 具有可编程软启动特性，使用公式 (t{REG}=frac{0.52}{I{SS}} × C{SS}) 计算切换使能前的延迟时间，其中 (I{SS}=5 mu A)（典型值）。若不使用 (C_{SS}) 电容，启动时系统可能产生很大的输出过冲和峰值电感尖峰。

四、PCB 布局指南

1. SYNC 引脚走线

构建含主器件和多个从器件的系统时，要使 SYNC 引脚相关的走线电容最小。对于小型系统，可在主器件 SYNC 信号和从器件 SYNC 输入引脚之间串联电阻；对于大型应用，使用外部缓冲器来降低走线电容。

2. 电源电容放置

VIN 和 VREG 的低 ESR 输入电源电容应尽可能靠近相应的引脚，以减小从电路板寄生电感注入器件的噪声。

3. 元件布局

用于 SCFG、FREQ、DMAX 和 SS 引脚的元件应靠近相应引脚放置，并统一连接到 AGND 层，与 GND 引脚形成开尔文连接。

4. 走线注意事项

COMP 引脚到配套器件的走线应尽可能短，避免在开关信号附近布设，可能时应予以屏蔽。SYNC 引脚的走线或元件应远离敏感模拟节点，使用外部上拉时，上拉电阻的电源和 GND 之间最好使用一个本地 0.1 µF 旁路电容。从 DH 和 DL 引脚到外部元件的走线应尽量短，以减小寄生电感和电容，避免影响控制信号。

5. 接地连接

ADP1972 的接地应直接与电流检测电阻 (R{S}) 的接地相连，通过一个 20 kΩ 电阻将 CL 直接连到 (R{S})。采用开尔文连接，确保 GND 引脚和 (GND_{SENSE}) 引脚之间的电压差不超过 ± 0.3 V。

总的来说，ADP1972 凭借其丰富的特性、灵活的工作模式和多重保护机制，为电池测试解决方案提供了一个可靠且高效的选择。在实际应用中，工程师们需要根据具体需求，合理配置其参数，并遵循 PCB 布局指南，以充分发挥其性能优势。你在使用类似的 PWM 控制器时，遇到过哪些挑战呢？欢迎在评论区分享你的经验。