AD9642：高性能14位ADC的设计与应用解析

在当今的电子设计领域，高性能的模拟 - 数字转换器（ADC）是实现精确信号处理和数据采集的关键组件。AD9642作为一款14位的ADC，以其卓越的性能和丰富的特性，在通信、超声设备等众多领域得到了广泛应用。本文将深入剖析AD9642的特性、性能指标、工作原理以及设计应用中的要点。

文件下载：AD9642.pdf

一、AD9642概述

AD9642是一款14位的ADC，具备高达250 MSPS的采样速度，专为通信应用而设计，旨在满足低成本、小尺寸、宽带宽和多功能的需求。它采用32引脚的LFCSP封装，工作温度范围为 - 40°C至 + 85°C，并且受到美国专利的保护。

1.1 关键特性

• 高性能指标：在185 MHz输入信号和250 MSPS采样率下，信噪比（SNR）可达71.0 dBFS，无杂散动态范围（SFDR）为83 dBc；在200 MHz、 - 1 dBFS输入信号和250 MSPS采样率下，输入噪声为 - 152.0 dBFS/Hz。
• 低功耗设计：在250 MSPS采样率和1.8 V电源电压下，总功耗仅为390 mW。
• 灵活的输入输出：提供LVDS（ANSI - 644标准）输出，具有1至8的整数输入时钟分频器（最大输入625 MHz），采样率最高可达250 MSPS；模拟输入范围灵活，为1.4 V p - p至2.0 V p - p（标称1.75 V p - p）。
• 其他特性：集成ADC电压参考，具备时钟占空比稳定器，支持串口控制和节能掉电模式。

1.2 应用领域

AD9642的应用范围广泛，涵盖了通信领域的多样性无线电系统、多模式数字接收机（如3G、TD - SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE等）、I/Q解调系统、智能天线系统，以及通用软件无线电、超声设备和宽带数据应用等。

二、性能指标分析

2.1 DC指标

ADC的直流指标包括分辨率、精度、失调误差、增益误差、微分非线性（DNL）、积分非线性（INL）等。AD9642的分辨率为14位，保证无失码。失调误差和增益误差在不同型号（AD9642 - 170、AD9642 - 210、AD9642 - 250）和温度范围内有不同的指标，例如在全温度范围内，AD9642 - 250的失调误差最大为±10 mV，增益误差为 + 3/ - 7 %FSR。

2.2 AC指标

交流指标主要关注信号处理的动态性能，如信噪比（SNR）、信噪失真比（SINAD）、有效位数（ENOB）、二次或三次谐波、无杂散动态范围（SFDR）等。以AD9642 - 250为例，在25°C、输入频率为185 MHz时，SNR为71.4 dBFS，SFDR为86 dBc。

2.3 数字指标

数字指标涉及时钟输入、逻辑输入和数字输出等方面。时钟输入支持CMOS、LVDS、LVPECL等多种逻辑电平，内部共模偏置为0.9 V；逻辑输入和输出具有特定的电压、电流和电阻等参数要求。

2.4 开关指标

开关指标包括时钟输入参数（如输入时钟速率、转换速率、时钟周期、脉冲宽度等）和数据输出参数（如数据传播延迟、DCO传播延迟、DCO - 数据偏斜、流水线延迟等）。AD9642的转换速率最高可达250 MSPS，流水线延迟为10个周期。

三、工作原理

3.1 ADC架构

AD9642采用多级、差分流水线架构，集成了输出误差校正逻辑。前端为采样保持电路，后续是流水线式开关电容ADC。每个阶段的量化输出在数字校正逻辑中组合成最终的14位结果。流水线架构允许第一级处理新的输入样本，其余阶段处理先前的样本，采样发生在时钟的上升沿。

3.2 模拟输入

模拟输入是一个差分开关电容电路，设计用于处理差分输入信号以实现最佳性能。时钟信号将输入在采样模式和保持模式之间切换，输入切换到采样模式时，信号源需能够在半个时钟周期内对采样电容充电并稳定。在输入串联一个小电阻可减少驱动源输出级所需的峰值瞬态电流，跨接输入放置一个并联电容可提供动态充电电流。

3.3 电压参考

AD9642内置稳定且精确的电压参考，可通过SPI调整参考电压来调节满量程输入范围，ADC的输入跨度与参考电压变化呈线性关系。

3.4 时钟输入

为实现最佳性能，AD9642的采样时钟输入CLK + 和CLK - 应采用差分信号。时钟输入结构灵活，可接受CMOS、LVDS、LVPECL或正弦波信号。输入时钟分频器可将输入时钟整数分频1至8倍，默认启用占空比稳定器（DCS），可提供标称50%占空比的内部时钟信号，减少时钟占空比对性能的影响。但输入时钟上升沿的抖动仍需重点关注，在IF欠采样应用中，抖动对性能的影响更为明显。

3.5 功耗与待机模式

AD9642的功耗与采样率成正比。通过设置内部掉电模式位，可将其置于掉电模式或待机模式。掉电模式下，ADC典型功耗为2.5 mW，输出驱动器处于高阻态；待机模式可在需要更快唤醒时间时保持内部参考电路供电。

3.6 数字输出

数字输出驱动器可配置为ANSI LVDS或降低摆幅LVDS，数据格式可通过SPI控制选择偏移二进制、二进制补码或格雷码。数字输出具有三态功能，可通过SPI接口启用。数据输出有10个输入采样时钟周期的流水线延迟，数据在时钟信号上升沿后一个传播延迟（tPD）可用。

四、SPI接口

AD9642的SPI接口允许用户通过ADC内部的结构化寄存器空间配置转换器的特定功能或操作。SPI接口由SCLK、SDIO和CSB三个引脚定义，SCLK用于同步读写数据，SDIO是双向引脚，CSB是低电平有效控制引脚。通过SPI可访问的功能包括设置掉电或待机模式、访问DCS、数字调整转换器偏移、设置测试模式、设置输出模式和相位、调整输出延迟、设置参考电压以及启用同步功能等。

五、设计应用要点

5.1 电源和接地

建议使用两个独立的1.8 V电源，一个用于模拟（AVDD），一个用于数字输出（DRVDD）。在PCB板级，应使用多个不同的去耦电容覆盖高低频，且电容应靠近电源入口和芯片引脚，以减少走线长度。使用单个PCB接地平面，通过适当的去耦和合理的PCB分区，可轻松实现最佳性能。

5.2 暴露焊盘热散热片

ADC底部的暴露焊盘必须连接到模拟地（AGND），以实现最佳的电气和热性能。PCB上应使用连续的、无阻焊层的铜平面与AD9642的暴露焊盘（引脚0）匹配，并通过多个过孔实现最低的电阻热路径，过孔应填充或用非导电环氧树脂堵塞。

5.3 VCM引脚

VCM引脚应通过一个0.1 μF的电容接地，以提供稳定的共模电压。

5.4 SPI端口

在需要转换器全动态性能的时期，SPI端口不应处于活动状态。由于SCLK、CSB和SDIO信号通常与ADC时钟异步，这些信号的噪声可能会降低转换器性能。如果板载SPI总线用于其他设备，可能需要在该总线和AD9642之间提供缓冲器，以防止这些信号在关键采样期间在转换器输入引脚处转换。

六、总结

AD9642作为一款高性能的14位ADC，凭借其出色的性能指标、灵活的功能特性和广泛的应用范围，为电子工程师在设计高性能信号处理和数据采集系统时提供了一个优秀的选择。在实际应用中，工程师需要深入理解其工作原理和设计要点，合理进行电路设计和布局，以充分发挥AD9642的性能优势。你在使用AD9642或其他类似ADC时，遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。