AD9644：高性能14位ADC的深度剖析与设计指南

在电子设计领域，高性能的模数转换器（ADC）对于实现精确的数据采集和处理至关重要。AD9644作为一款14位、80 MSPS/155 MSPS的双路ADC，凭借其出色的性能和丰富的特性，在通信、超声设备等众多领域得到了广泛应用。今天，我们就来深入了解一下这款ADC的特点、性能以及设计要点。

文件下载：AD9644.pdf

一、产品概述

AD9644是一款双路14位ADC，具备高速串行输出接口，采样速度可达80 MSPS或155 MSPS。它专为通信应用而设计，旨在满足高性能、低成本、小尺寸和多功能的需求。其JESD204A高速串行接口减少了电路板布线要求，降低了接收设备的引脚数量。

1.1 主要特性

• 出色的信号性能：在70 MHz、80 MSPS条件下，SNR可达73.7 dBFS；在70 MHz、155 MSPS条件下，SNR为71.7 dBFS。SFDR在70 MHz、80 MSPS和155 MSPS时均为92 dBc。
• 低功耗设计：80 MSPS时功耗为423 mW，155 MSPS时功耗为567 mW。
• 灵活的输入配置：支持1.4 V p-p至2.1 V p-p的灵活模拟输入范围，内置可编程电压参考。
• 时钟灵活性：具备整数1 - 8输入时钟分频器，IF采样频率可达250 MHz。
• 丰富的功能特性：拥有ADC时钟占空比稳定器、串行端口控制、用户可配置的内置自测试（BIST）功能以及节能的掉电模式。

二、性能参数分析

2.1 DC参数

ADC的DC参数包括分辨率、精度、匹配特性等。AD9644的分辨率为14位，保证无失码，偏移误差和增益误差在规定范围内。输入跨度为1.383 - 2.087 V p-p，输入电容和电阻分别为7 pF和20 kΩ。电源电压AVDD和DRVDD均为1.7 - 1.9 V。

2.2 AC参数

在AC性能方面，AD9644在不同输入频率下表现出色。例如，在10 MHz、25°C时，SNR为73.8 dBFS；在70 MHz、25°C时，SNR为73.7 dBFS。SFDR在不同频率下也能保持较高水平，如在70 MHz、25°C时为92 dBc。

2.3 数字参数

数字输入输出参数方面，时钟输入支持CMOS、LVDS、LVPECL等多种逻辑电平，输出为CML逻辑电平。输出数据速率可达1.6 Gbps/通道（单通道）或3.2 Gbps（共享通道）。

三、工作原理与架构

3.1 ADC架构

AD9644采用双前端采样保持电路，后跟流水线式开关电容ADC。量化输出在数字校正逻辑中组合成最终的14位结果。流水线架构允许第一级处理新的输入样本，其余级处理先前的样本，采样发生在时钟的上升沿。

3.2 模拟输入考虑

模拟输入为差分开关电容电路，设计用于处理差分输入信号以实现最佳性能。输入信号源需在半个时钟周期内为采样电容充电并稳定。在IF欠采样应用中，应减少并联电容和串联电阻，以避免影响输入带宽。

3.3 时钟输入

为实现最佳性能，AD9644的采样时钟输入CLK+和CLK - 应采用差分信号。时钟输入可采用CMOS、LVDS、LVPECL或正弦波信号，同时需注意时钟源抖动对性能的影响。内部时钟分频器可将输入时钟除以1 - 8的整数，并且可通过SYNC输入进行同步。

四、数字输出与JESD204A接口

4.1 JESD204A接口概述

AD9644的数字输出符合JEDEC标准No. 204A（JESD204A），采用8B/10B编码和可选的加扰功能。通过K28.5和K28.7逗号符号进行帧同步，K28.3控制符号进行通道同步。

4.2 输出配置

用户可通过SPI配置AD9644的输出模式，包括两路独立通道输出、单通道输出或单链路支持两路通道输出等。输出数据默认采用二进制补码格式，也可通过SPI配置为偏移二进制或格雷码。

4.3 同步与对齐

初始帧同步时，DSYNC引脚拉低至少两个时钟周期，AD9644进入代码组同步模式，发送K28.5逗号符号，直到接收器同步。帧和通道对齐监测与校正通过插入特定字符来实现，以确保接收器与帧边界同步。

五、内置自测试与输出测试

5.1 内置自测试（BIST）

BIST功能用于验证AD9644数字数据路径的完整性。测试从内部伪随机噪声（PN）源开始，通过数字数据路径运行512个周期后停止，测试结果存储在特定寄存器中。

5.2 输出测试模式

AD9644提供多种输出测试模式，可在信号路径的不同点插入数字测试模式，便于调试JESD204A串行通信链路。测试模式包括中值短模式、正负满量程短模式、棋盘模式、PN序列等。

六、SPI接口与配置

6.1 SPI接口概述

AD9644的SPI接口允许用户通过结构化寄存器空间配置转换器的特定功能。SPI由SCLK、SDIO和CSB三个引脚定义，用于同步读写数据。

6.2 配置方法

通过SPI可配置多种功能，如电源模式、时钟设置、偏移调整、测试模式、满量程设置和JESD204A输出配置等。在配置过程中，需注意SPI信号与ADC时钟的异步性可能会影响转换器性能，必要时可添加缓冲器。

6.3 内存映射

AD9644的内存映射分为芯片配置寄存器、通道索引和传输寄存器、ADC功能寄存器以及JESD204A配置寄存器四个部分。用户可通过SPI读写这些寄存器，实现对ADC的精确控制。

七、设计指南与注意事项

7.1 电源与接地

建议使用两个独立的1.8 V电源，分别为模拟部分（AVDD）和数字输出部分（DRVDD）供电。同时，使用多个去耦电容覆盖高低频，将电容放置在PCB入口和引脚附近，以减少走线长度。

7.2 散热设计

ADC底部的暴露焊盘必须连接到模拟地（AGND），以实现最佳的电气和散热性能。PCB上应使用连续的暴露铜平面与焊盘匹配，并通过多个过孔实现低电阻热路径。

7.3 VCMA和VCMB引脚

VCMA和VCMB引脚应通过0.1 μF电容接地，以稳定输入共模电压。

7.4 SPI端口

在需要转换器全动态性能的时期，SPI端口不应处于活动状态，以避免噪声影响转换器性能。如果SPI总线用于其他设备，可能需要添加缓冲器。

八、总结

AD9644作为一款高性能的14位ADC，凭借其出色的信号性能、低功耗、灵活的配置和丰富的功能，为电子工程师提供了一个强大的工具。在设计过程中，我们需要充分考虑其工作原理、性能参数和设计指南，以确保系统的稳定性和可靠性。希望本文能为广大电子工程师在使用AD9644时提供有益的参考。

你在使用AD9644的过程中遇到过哪些问题？你对它的性能有什么独特的见解？欢迎在评论区分享你的经验和想法。