AD9272：八通道LNA/VGA/AAF/ADC与交叉点开关的卓越之选

在电子设计领域，一款性能优异的芯片往往能为系统带来质的飞跃。今天要给大家介绍的是Analog Devices的AD9272，这是一款集八通道低噪声放大器（LNA）、可变增益放大器（VGA）、抗混叠滤波器（AAF）和模数转换器（ADC）以及交叉点开关于一体的芯片，在医疗成像、汽车雷达等领域有着广泛的应用。

文件下载：AD9272.pdf

1. 产品特性亮点

1.1 多通道集成

AD9272集成了8个通道的LNA、VGA、AAF和ADC，每个通道都具备42dB的可变增益范围，全差分信号路径，有源输入前置放大器端接，最大增益可达52dB，ADC转换速率最高可达80MSPS。这种高度集成的设计，在小尺寸封装中实现了强大的功能，为系统设计节省了大量的空间。

1.2 低噪声高性能

LNA的输入参考噪声电压在增益为21.3dB时典型值为0.75nV/√Hz，整个通道在最大增益时的组合输入参考噪声电压为0.85nV/√Hz。在假设15MHz噪声带宽和21.3dB LNA增益的情况下，输入信噪比约为92dB，为系统提供了出色的噪声性能。

1.3 灵活的增益控制

VGA的衰减范围为 -42dB至0dB，SPI可编程的PGA增益为21dB/24dB/27dB/30dB，且采用线性dB增益控制，能够满足不同应用场景对增益的需求。

1.4 抗混叠滤波

AAF为可编程的二阶低通滤波器，截止频率可在8MHz至18MHz之间调节，还具备可编程的高通滤波器，有效抑制噪声和干扰，保证信号的质量。

1.5 高速ADC

ADC为12位，采样速率从10MSPS到80MSPS，信噪比（SNR）为70dB，无杂散动态范围（SFDR）为75dB，能够实现高精度的模数转换。

1.6 交叉点开关

集成了8×8差分交叉点开关，支持连续波（CW）多普勒功能，为系统提供了更多的配置选项。

1.7 低功耗设计

每通道在12位/40MSPS（TGC）时功耗仅为195mW，在CW多普勒模式下每通道为120mW，还具备灵活的掉电模式，有助于延长便携式设备的电池续航时间。

2. 技术参数详解

2.1 AC参数

在特定的电源电压和输入条件下，对LNA、VGA、AAF等各部分的性能进行了详细的参数测试。例如，LNA的增益有多种可选值，输入电压范围根据不同的增益设置有所不同，输入参考噪声电压在不同增益下也有明确的数值。这些参数为工程师在设计时提供了准确的参考。

2.2 数字参数

包括时钟输入、逻辑输入输出等方面的参数。时钟输入支持CMOS/LVDS/LVPECL逻辑电平，逻辑输入输出的电压、电阻、电容等参数也都有明确的规定，确保了芯片与其他数字电路的兼容性。

2.3 开关参数

规定了时钟速率、时钟脉冲宽度、输出参数等，如时钟速率范围为10MSPS至80MSPS，输出信号的传播延迟、上升时间、下降时间等都有相应的要求，保证了芯片在高速工作时的稳定性。

2.4 绝对最大额定值

明确了芯片在电气和环境方面的最大承受范围，如电源电压、工作温度、存储温度等，工程师在使用时必须严格遵守这些限制，以避免芯片损坏。

3. 典型性能特性

通过一系列的图表展示了芯片在不同条件下的性能表现，如增益误差与GAIN+电压的关系、增益匹配直方图、输出参考噪声直方图、SNR/SINAD与GAIN+的关系等。这些图表直观地反映了芯片的性能特点，帮助工程师更好地了解芯片的工作特性，优化系统设计。

4. 工作原理剖析

4.1 超声应用

AD9272主要应用于医疗超声领域，超声系统需要对生理信号的衰减进行时间增益控制（TGC）补偿，线性dB VGA是最佳解决方案。芯片的低噪声、有源输入端接、快速过载恢复、低功耗和差分驱动等特性，满足了超声信号链的关键要求。

4.2 通道概述

每个通道包含TGC信号路径和CW多普勒信号路径。LNA提供用户可调的输入阻抗端接，CW多普勒路径包括跨导放大器和交叉点开关，TGC路径包括差分X - AMP® VGA、抗混叠滤波器和ADC。信号路径全差分设计，可最大化信号摆幅并减少偶次失真。

4.3 LNA分析

LNA采用专有的超低噪声设计，通过低阻值反馈电阻和输出级的电流驱动能力，实现了低输入参考噪声电压。同时，通过有源阻抗匹配技术，可优化不同应用场景下的噪声性能。

4.4 输入过载保护

在超声应用中，输入过载保护至关重要。芯片的LNA和VGA都具备内置的过载保护功能，能够在过载事件后快速恢复。外部可采用电压钳位等保护方案，进一步增强系统的可靠性。

4.5 CW多普勒操作

AD9272包含实现模拟波束形成所需的前端组件，可将具有相似相位的CW通道进行相干组合，减少延迟线或可调相移器/下混频器的使用，提高系统的信号处理能力。

4.6 TGC操作

TGC信号路径全差分设计，增益范围为42dB，通过GAIN±引脚控制增益。不同的LNA和VGA增益设置会影响系统的灵敏度和动态范围，工程师需要根据具体需求进行合理选择。

4.7 ADC工作

采用流水线式ADC架构，采样发生在时钟的上升沿。输出数据经过对齐、纠错后进行序列化输出，同时提供数据时钟（DCO±）和帧时钟（FCO±），方便数据的采集和处理。

5. 设计注意事项

5.1 时钟输入

为了实现最佳性能，AD9272的采样时钟输入（CLK+和CLK - ）应采用差分信号。可通过变压器或电容进行交流耦合，时钟源应选择低抖动的晶体控制振荡器，如Valpey Fisher VFAC3系列。同时，要注意时钟的占空比和抖动对系统性能的影响。

5.2 电源和接地

建议使用两个独立的1.8V电源，分别为模拟（AVDD）和数字（DRVDD）供电。在电源输入处应使用多个去耦电容，以覆盖高低频噪声。采用单一的PCB接地平面，并合理划分模拟、数字和时钟区域，可提高系统的稳定性。

5.3 数字输出

AD9272的差分输出默认符合ANSI - 644 LVDS标准，可通过SPI配置为低功耗、降低信号选项。在布线时，应采用单点到点的网络拓扑，使用100Ω终端电阻，并确保差分输出走线长度相等且靠近，以避免时序误差。

5.4 SPI接口

通过SPI接口，用户可以对芯片进行灵活的配置。在使用SPI时，要注意时钟信号（SCLK）、数据输入输出（SDIO）和芯片选择（CSB）的时序关系，确保数据的正确读写。

6. 总结

AD9272以其多通道集成、低噪声、高性能、低功耗等优点，成为医疗成像、汽车雷达等领域的理想选择。工程师在设计时，需要充分了解芯片的特性和参数，结合具体应用场景，合理进行电路设计和布局，以发挥芯片的最佳性能。你在使用AD9272或类似芯片时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。