电子说
在电子设计的领域中,模数转换器(ADC)扮演着至关重要的角色,它是连接模拟世界和数字世界的桥梁。今天要给大家介绍的是Linear Technology的三款高性能12位ADC:LTC2261-12、LTC2260-12和LTC2259-12。这三款ADC性能卓越,在多个领域都有广泛应用。下面,我们就来详细了解一下它们。
文件下载:LTC2259-12.pdf
LTC2261-12、LTC2260-12和LTC2259-12是采样12位A/D转换器,专为数字化高频、宽动态范围信号而设计。它们具有出色的AC性能,SNR可达70.8dB,SFDR可达85dB,超低抖动仅为0.17psRMS,能够实现IF频率的欠采样,且噪声性能优异。其DC规格也十分出色,典型的INL为±0.3LSB,DNL为±0.1LSB,并且在全温度范围内无丢码现象,过渡噪声低至0.3LSBRMS。
这些特性使得LTC2261-12/LTC2260-12/LTC2259-12在众多领域得到了广泛应用,如通信、蜂窝基站、软件无线电、便携式医学成像、多通道数据采集和无损检测等。在实际设计中,我们可以根据具体的应用场景,充分发挥这些ADC的优势,实现高性能的信号处理系统。
分辨率方面,三款ADC均为12位,且无丢码现象,能够提供较高的精度。INL(积分线性误差)和DNL(微分线性误差)是衡量ADC线性度的重要指标,典型值分别为±0.3LSB和±0.1LSB,保证了信号转换的准确性。偏移误差和增益误差也控制在较小范围内,并且具有较低的温度漂移,确保了在不同温度环境下的稳定性能。过渡噪声为0.3LSBRMS,进一步提高了信号质量。
模拟输入范围可在1Vp-p至2Vp-p之间选择,以适应不同幅度的输入信号。输入共模电压为VCM,且在一定范围内波动,输入共模电流和泄漏电流都非常小,减小了对输入信号的影响。采样保持采集延迟时间为0ns,采样保持采集延迟抖动为0.17psRMS,保证了高速采样的准确性。模拟输入共模抑制比(CMRR)为80dB,有效抑制了共模干扰。全功率带宽为800MHz,能够处理高频信号。
SNR和SFDR是衡量ADC动态性能的重要指标。在不同的输入频率下,三款ADC的SNR和SFDR都表现出色。例如,在5MHz输入时,SNR可达70.6dB - 70.8dB,SFDR可达88dB - 90dB。这表明它们在处理高频信号时,能够有效地抑制噪声和杂散信号,保证信号的质量。
内部参考输出电压稳定,VCM输出电压为0.5 • VDD,且具有较低的温度漂移和输出电阻。VREF输出电压为1.25V,同样具有良好的稳定性。这些稳定的参考电压为ADC的正常工作提供了可靠的保障。
数字输入和输出的电气特性也非常重要。在不同的工作模式下,输入电压范围、输入电阻、输入电容等参数都有明确的规定。例如,在差分编码模式下,差分输入电压为0.2V,共模输入电压在一定范围内可调。数字输出的高、低电平电压也根据不同的输出模式和负载条件进行了详细的规定,确保了与其他数字电路的兼容性。
电源要求方面,模拟供电电压和输出供电电压都有一定的范围要求,以保证ADC的正常工作。不同的输出模式下,模拟供电电流和数字供电电流有所不同,功耗也相应变化。例如,在CMOS输出模式下,功耗相对较低;而在LVDS输出模式下,由于输出电流较大,功耗会相应增加。此外,还提供了睡眠模式和休眠模式,进一步降低了功耗,适用于对功耗要求较高的应用场景。
时序特性对于ADC的正常工作至关重要。采样频率分别为125MHz(LTC2261-12)、105MHz(LTC2260-12)和80MHz(LTC2259-12),ENC低时间和高时间在不同的时钟占空比稳定器模式下有不同的要求。数据输出的延迟时间、时钟输出的延迟时间以及数据和时钟输出的偏斜等参数也都有明确的规定,确保了数据的准确传输和同步。
该模式下,D0 - D11 为数字输出引脚,CLKOUT + 和 CLKOUT - 为数据输出时钟引脚,OF 为溢出/欠溢出数字输出引脚。这些引脚具有 CMOS 输出电平,输出电源由 (OV_{DD}) 和 OGND 提供,可支持 1.2V - 1.8V 的 CMOS 逻辑输出。
在该模式下,D0_1 - D10_11 为双倍数据速率数字输出引脚,将两个数据位复用在每个输出引脚上,减少了数据线路的数量。CLKOUT + 和 CLKOUT - 以及 OF 引脚的功能与全速率 CMOS 输出模式类似,但需要注意的是,在高采样速率下,SNR 会略有下降,因此不建议在采样频率高于 100MHz 时使用。
此模式下,D0_1 -/D0_1 + 到 D10_11 -/D10_11 + 为双倍数据速率数字输出引脚,采用差分输出形式。CLKOUT +/CLKOUT - 和 OF +/OF - 也为差分输出引脚。默认情况下,输出为标准 LVDS 电平,需要外部 100Ω 差分终端电阻,输出驱动器电流可通过编程进行调整,还可选择启用内部 100Ω 终端电阻,以提高信号完整性。
LTC2261-12/LTC2260-12/LTC2259-12采用单1.8V电源供电,模拟输入应采用差分驱动方式,以提高抗干扰能力。编码输入可以选择差分或单端驱动,单端驱动可降低功耗。数字输出有CMOS、DDR CMOS和DDR LVDS三种模式可供选择,用户可以根据系统需求和设计要求进行灵活配置。通过串行SPI端口对模式控制寄存器进行编程,可以选择许多额外的功能,如数据输出随机化、时钟占空比稳定器等。
模拟输入是一个差分CMOS采样保持电路,输入信号应围绕 (V{CM}) 输出引脚设置的共模电压进行差分驱动。对于2V输入范围,输入信号应在 (V{CM}-0.5V) 至 (V_{CM}+0.5V) 之间摆动,且输入信号之间应具有180°的相位差。为了减少对输入信号的影响,输入电路的寄生电容和电阻应尽可能小。同时,在模拟输入处应尽量设置RC低通滤波器,以隔离驱动电路与A/D采样保持开关的影响,减少宽带噪声对输入信号的干扰。
LTC2261-12/LTC2260-12/LTC2259-12内部具有1.25V电压参考。通过连接SENSE引脚,可以选择不同的输入范围。例如,将SENSE连接到 (V{DD}) 可选择2V输入范围,连接到地可选择1V输入范围。也可以通过施加0.625V - 1.30V的外部参考电压到SENSE引脚来调整输入范围。(V{REF})、REFH和REFL引脚需要进行旁路电容连接,以确保参考电压的稳定性。
编码输入的信号质量对A/D的噪声性能有很大影响,因此应将其视为模拟信号进行处理,避免在电路板上与数字走线相邻。编码输入有差分编码模式和单端编码模式两种操作模式。差分编码模式适用于正弦波、PECL或LVDS编码输入,内部通过10k等效电阻将编码输入偏置到1.2V。单端编码模式适用于CMOS编码输入,将 (ENC^{-}) 连接到地,使用方波编码输入驱动 (ENC^{+})。为了获得良好的抖动性能,编码输入信号应具有快速的上升和下降时间。
为了确保A/D的良好性能,编码信号的占空比应尽量保持在50%(±5%)。如果启用了可选的时钟占空比稳定器电路,编码占空比可以在30% - 70%之间变化,稳定器将维持内部50%的恒定占空比。但需要注意的是,当编码信号改变频率或关闭时,稳定器电路需要一百个时钟周期来锁定输入时钟。在需要快速改变采样率的应用中,可以禁用时钟占空比稳定器,但此时需要确保采样时钟的占空比在50%(±5%)范围内,且该稳定器不适用于低于5Msps的采样率。
溢出输出位(OF)在模拟输入超出范围或欠范围时输出逻辑高电平,其具有与数据位相同的流水线延迟。在某些应用中,为了确保数据的正确锁存,可能需要对CLKOUT + 信号进行相移。可以通过对模式控制寄存器A2进行编程来实现CLKOUT +/CLKOUT - 信号的相移,相移角度可以选择0°、45°、90°或135°。同时,还可以通过控制寄存器位独立反转CLKOUT + 和CLKOUT - 的极性。
默认情况下,输出数据格式为偏移二进制格式,也可以通过对模式控制寄存器A4进行编程选择2的补码格式。为了减少数字输出的干扰,可以启用数字输出随机化功能和交替位极性模式。数字输出测试模式可以强制A/D数据输出为已知值,方便进行电路测试。此外,还可以通过对模式控制寄存器进行编程来禁用数字输出,进入睡眠或休眠模式以节省功耗。
将PAR/SER引脚连接到 (V_{DD}) 可启用并行编程模式。在该模式下,CS、SCK和SDI引脚作为二进制逻辑输入,设置某些操作模式。例如,CS可控制时钟占空比稳定器的开关,SCK可控制数字输出模式,SDI可控制电源关闭。这种模式相对简单,但只能设置一些常用的操作模式。
将PAR/SER引脚连接到地可启用串行编程模式。在该模式下,CS、SCK、SDI和SDO引脚构成一个串行接口,用于对A/D模式控制寄存器进行编程和读取。通过发送16位串行字,可以将数据写入寄存器或从寄存器读取数据进行验证。这种模式具有更高的灵活性,可以设置所有可用的操作模式。
LTC2261-12产生的大部分热量通过底部裸露焊盘和封装引脚传递到印刷电路板上。为了保证良好的电气和热性能,裸露焊盘必须焊接到电路板上的大接地焊盘上,以提供有效的散热路径。
LTC2261-12/LTC2260-12/LTC2259-12是三款性能优异的12位ADC,具有高速度、高精度、低功耗等优点,同时提供了丰富的功能和灵活的配置选项。在实际应用中,我们需要根据具体的需求和设计要求,合理选择输出模式、输入驱动电路和编程模式,同时注意PCB设计和散热问题,以充分
全部0条评论
快来发表一下你的评论吧 !