深入解析MAX11618 - MAX11621/MAX11624/MAX11625：10位、300ksps ADCs的卓越性能与应用

在电子设计领域，模拟 - 数字转换器（ADC）是连接模拟世界和数字世界的关键桥梁。今天，我们将深入探讨MAXIM公司的MAX11618 - MAX11621/MAX11624/MAX11625系列10位、300ksps ADCs，了解其特性、应用以及设计要点。

文件下载：MAX11618.pdf

一、产品概述

MAX11618 - MAX11621/MAX11624/MAX11625是一系列具有内部参考的串行10位ADC，具备片上FIFO、扫描模式、内部时钟模式、内部平均和AutoShutdown™等特性。其最大采样率在使用外部时钟时可达300ksps。不同型号的输入通道数量有所不同，MAX11624/MAX11625有16个输入通道，MAX11620/MAX11621有8个输入通道，MAX11618/MAX11619有4个输入通道。这些器件可在+3V或+5V电源下工作，并包含一个10MHz的SPI™ - /QSPI™ - /MICROWIRE™兼容串行端口。

二、产品特性

2.1 模拟多路复用器

该系列ADC具有不同数量的输入通道，可根据实际需求选择合适的型号。例如，需要处理较多模拟信号时，可选择16通道的MAX11624/MAX11625；而对于通道需求较少的应用，4通道的MAX11618/MAX11619则更为合适。

2.2 单电源供电

不同型号的电源电压范围有所差异，MAX11619/MAX11621/MAX11625的电源电压范围为2.7V至3.6V，MAX11618/MAX11620/MAX11624为4.75V至5.25V。这种灵活的电源选择使得该系列ADC能够适应不同的电源环境。

2.3 内部参考

内部参考电压也因型号而异，MAX11619/MAX11621/MAX11625的内部参考电压为2.5V，MAX11618/MAX11620/MAX11624为4.096V。同时，也支持1V至VDD的外部参考电压。

2.4 FIFO功能

内部的16 - 条目FIFO缓冲区可容纳多达16个ADC结果，允许ADC处理多个内部时钟转换，而无需占用串行总线。当FIFO满时，新的ADC结果会覆盖最旧的结果。

2.5 扫描模式、内部平均和内部时钟

支持扫描模式，可根据需求选择不同的扫描方式。内部平均功能可对多个样本进行平均，提高测量的准确性。内部时钟在时钟模式00、01和10下有效，时钟速度可达10MHz。

2.6 高精度

具有±1 LSB的积分非线性（INL）和±1 LSB的微分非线性（DNL），且在整个温度范围内无丢失码，保证了测量的准确性。

2.7 小封装

提供16引脚QSOP（MAX11618 - MAX11621）和24引脚QSOP（MAX11624/MAX11625）两种封装形式，节省电路板空间。

三、应用领域

该系列ADC广泛应用于多个领域，包括系统监控、数据采集系统、工业控制系统、患者监测、数据记录和仪器仪表等。在这些应用中，其高精度、高采样率和丰富的功能能够满足不同的测量需求。

四、电气特性

4.1 直流精度

分辨率为10位，INL和DNL均为±1.0 LSB，偏移误差和增益误差在±0.5至±2.0 LSB之间，偏移误差温度系数为±2 ppm/°C FSR，增益温度系数为±0.8 ppm/°C。

4.2 动态特性

在30kHz正弦波输入、300ksps采样率和4.8MHz SCLK时钟频率下，信号 - 噪声加失真比（SINAD）为62dB，总谐波失真（THD）为 - 79dBc，无杂散动态范围（SFDR）为 - 81dBc，互调失真（IMD）为 - 74dBc，全功率带宽为1MHz，全线性带宽为100kHz。

4.3 转换速率

不同时钟模式下的转换时间有所不同，例如在内部时钟模式下，转换时间为3.5µs；在外部时钟模式下，SCLK频率可达4.8MHz。

4.4 电源要求

不同型号的电源电压范围不同，内部参考和外部参考下的电源电流也有所差异。例如，MAX11619/MAX11621/MAX11625在内部参考、300ksps采样率下的电源电流为1750 - 2000µA。

五、引脚配置与功能

5.1 引脚配置

不同型号的引脚配置有所不同，但主要包括模拟输入引脚（AIN）、控制引脚（CS、SCLK、DIN、EOC、DOUT等）、电源引脚（VDD、GND）和参考引脚（REF）。

5.2 引脚功能

• 模拟输入引脚：用于连接模拟信号源，不同型号的输入通道数量不同。
• 控制引脚：CS为片选输入，低电平使能串行接口；SCLK为串行时钟输入，用于时钟数据的输入和输出；DIN为串行数据输入，数据在SCLK上升沿锁存；DOUT为串行数据输出，数据在SCLK下降沿更新；EOC为转换结束输出，低电平表示转换完成。
• 电源引脚：VDD为电源输入，需通过0.1µF电容旁路到GND；GND为接地引脚。
• 参考引脚：REF为参考输入，需通过0.1µF电容旁路到GND。

六、工作原理

6.1 转换操作

采用逐次逼近寄存器（SAR）转换技术和片上跟踪保持（T/H）模块，将电压信号转换为10位数字结果。单端配置支持单极性信号范围。

6.2 输入带宽

ADC的输入跟踪电路具有1MHz的小信号带宽，可通过欠采样技术对高速瞬态事件进行数字化，并测量带宽超过ADC采样率的周期性信号。但为避免高频信号混叠，需要对输入信号进行抗混叠预滤波。

6.3 模拟输入保护

内部ESD保护二极管将所有引脚钳位到VDD和GND，允许输入在（GND - 0.3V）至（VDD + 0.3V）范围内摆动而不损坏。但为保证满量程附近的准确转换，输入电压不得超过VDD 50mV或低于GND 50mV。

6.4 3 - 线串行接口

与SPI/QSPI和MICROWIRE设备兼容，CPU串行接口需运行在主模式下，SCLK频率不超过10MHz，时钟极性（CPOL）和相位（CPHA）需与µP控制寄存器设置一致。数据以二进制格式输出。

6.5 单端输入

单端模拟输入转换模式可通过写入设置寄存器进行配置，内部参考为GND。不同型号的可用输入通道不同。

6.6 真差分模拟输入T/H

在跟踪模式下，正输入电容连接到AIN0 - AIN15，负输入电容连接到GND。外部T/H定时可使用时钟模式01。T/H进入保持模式后，对采样的正、负输入电压之差进行转换。

6.7 内部FIFO

内部FIFO缓冲区可容纳多达16个ADC结果，方便处理多个内部时钟转换，提高数据处理效率。

6.8 内部时钟

内部振荡器在时钟模式00、01和10下有效，时钟速度可达10MHz。

七、应用信息

7.1 寄存器描述

通过SPI - /QSPI兼容的串行接口与内部寄存器进行通信，包括转换寄存器、设置寄存器、平均寄存器和复位寄存器。不同寄存器的功能不同，可通过写入相应的寄存器来配置ADC的工作模式。

7.2 转换时间计算

转换时间取决于多个因素，如每个样本的转换时间、每个结果的样本数、每次扫描的结果数以及是否使用外部参考。不同时钟模式下的转换时间计算方法不同。

7.3 输出数据格式

10位转换结果以MSB优先的格式输出，前面有四个前导零，后面有两个尾随零。DIN数据在SCLK上升沿锁存，DOUT数据在SCLK下降沿更新。

7.4 不同时钟模式下的转换

• 时钟模式00：通过CNVST启动唤醒、采集、转换和关机序列，结果存储在内部FIFO中。
• 时钟模式01：通过CNVST逐个请求转换，使用内部振荡器自动执行。
• 时钟模式10：通过向转换寄存器写入输入数据字节启动转换，使用内部振荡器自动执行。
• 时钟模式11：通过向转换寄存器写入数据并使用SCLK作为转换时钟进行转换，扫描和平均功能禁用。

7.5 部分读写操作

在FIFO读写过程中，如果部分读取或写入，可能会导致数据丢失。因此，在操作时需要注意避免CS在不合适的时间拉高或拉低，以免影响数据的完整性。

7.6 传输函数

单端输入的单极性传输函数中，代码转换发生在连续整数LSB值的中间。输出编码为二进制，1 LSB = VREF/1024。

八、设计要点

8.1 布局、接地和旁路

为获得最佳性能，建议使用PCB，避免使用绕线板。电路板布局应确保数字和模拟信号线相互分离，避免模拟和数字信号（特别是时钟信号）并行布线或数字线在封装下方布线。VDD电源应通过0.1µF电容旁路到GND，尽量缩短电容引脚长度，以提高电源噪声抑制能力。如果电源噪声较大，可串联一个10Ω电阻进行电源滤波。

8.2 抗混叠滤波

由于ADC的输入带宽有限，为避免高频信号混叠，需要对输入信号进行抗混叠预滤波。

8.3 时钟配置

根据实际需求选择合适的时钟模式，确保SCLK频率和时钟极性、相位设置正确。

8.4 参考电压选择

根据应用需求选择内部参考或外部参考电压，并确保参考电压的稳定性。

九、总结

MAX11618 - MAX11621/MAX11624/MAX11625系列ADC以其高精度、高采样率、丰富的功能和灵活的配置，适用于多种应用场景。在设计过程中，需要根据具体需求选择合适的型号和配置，同时注意布局、接地、旁路等设计要点，以确保ADC的性能和稳定性。你在使用该系列ADC时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。