AD1974：高性能4通道ADC的全方位解析

引言

在电子设计领域，高性能的模数转换器（ADC）是实现模拟信号数字化的关键组件。AD1974作为一款由Analog Devices推出的高性能单芯片ADC，凭借其出色的性能和丰富的功能，在汽车音频系统、家庭影院系统等众多领域得到了广泛应用。接下来，我们将深入探讨AD1974的特点、性能、工作原理以及应用电路等方面。

文件下载：AD1974.pdf

一、AD1974的主要特性

1. 时钟与低EMI设计

AD1974支持锁相环（PLL）生成或直接使用主时钟，这种灵活的时钟配置方式能够满足不同应用场景的需求。同时，采用低EMI设计，从系统和电路设计架构层面降低电磁干扰。通过片上PLL从LR时钟或外部晶体导出主时钟，无需单独的高频主时钟，还可与抑制位时钟配合使用，并且ADC采用最新连续时间架构进一步减少EMI。此外，使用3.3V电源，降低功耗的同时减少了电磁辐射。

2. 出色的性能指标

• 动态范围和信噪比：拥有107dB的动态范围和信噪比，能够准确捕捉微弱信号，为音频处理等应用提供高质量的数字化信号。
• 低失真：总谐波失真加噪声（THD + N）低至 -94dB，保证了信号的纯净度。
• 高分辨率：支持24位分辨率，可实现高精度的模数转换。
• 宽采样率范围：支持8kHz至192kHz的采样率，适应不同的应用需求。

3. 灵活的控制与模式

• SPI控制：具备SPI控制端口，允许微控制器对其进行编程和读取内部控制寄存器，实现静音控制、参数调整等功能。
• 软件控制：支持软件控制的无咔嗒声静音和软件掉电功能，方便系统的管理和节能。
• 多种工作模式：支持右对齐、左对齐、I2S和TDM等多种数据模式，以及主从模式，最多可实现16通道的输入输出。

二、AD1974的性能规格

1. 测试条件

AD1974的性能测试在特定条件下进行，包括3.3V的电源电压、特定的温度范围、12.288MHz的主时钟、48kHz的输入采样率等。在不同的温度条件下（如25°C和125°C），各项性能指标会有所变化，但总体表现稳定。

2. 模拟性能

• 分辨率：所有ADC通道均为24位分辨率，确保了高精度的转换。
• 满量程输入电压：差分输入的满量程电压为1.9V rms。
• 动态范围：在不同的滤波条件下，动态范围有所不同，无滤波器时为98 - 102dB，采用A加权滤波器时为100 - 105dB。
• 总谐波失真加噪声：在 -1dBFS时，THD + N为 -96至 -87dB。
• 增益误差和偏移误差：增益误差在 -10%至 +10%之间，偏移误差在 -10mV至 +10mV之间。

3. 数字输入输出

数字输入输出规格包括输入电压高、低电平，输入泄漏电流，输出电压高、低电平等参数。在不同的采样率下，数字电流和模拟电流也有所不同，例如在48kHz采样率下，正常工作时数字电流为56mA，模拟电流为74mA。

4. 电源和滤波器

• 电源：采用3.3V电源供电，模拟和数字部分分别有独立的电源引脚，需进行适当的旁路电容配置以减少噪声。
• 数字滤波器：具备数字滤波器，在48kHz模式下，通带、过渡带和阻带的特性明确，阻带衰减可达79dB。

三、AD1974的工作原理

1. 模数转换器（ADCs）

AD1974包含四个ADC通道，配置为两个立体声对，采用差分输入。ADC可在48kHz、96kHz或192kHz的标称采样率下工作，内部集成数字抗混叠滤波器，具有79dB的阻带衰减和线性相位响应。数字输出通过两个串行数据输出引脚提供，也可采用TDM模式访问多达16个通道。

2. 时钟信号

片上PLL可从LRCLK或AUXLRCK引脚或MCLKI/XI引脚获取输入采样率的参考。默认情况下，上电时采用256 × fs的主时钟输入。在不同的采样率模式下，主时钟的实际乘法率会相应调整。内部ADC时钟为256 × fs，也可选择直接使用512 × fs的主时钟，但在192kHz模式下必须使用片上PLL。为保证性能，建议内部主时钟信号的时钟抖动限制在小于300ps rms时间间隔误差（TIE）。

3. 复位和掉电

复位引脚可将所有控制寄存器设置为默认值，复位时不会关闭模拟输出。PLL和时钟控制0寄存器以及ADC控制1寄存器可通过掉电位对相应部分进行掉电操作，其他寄存器设置将保留。为保证正常启动，PD/RST引脚应通过外部电阻拉低。

4. 串行控制端口

AD1974的SPI控制端口为4线串行控制端口，输入数据字为24位宽。支持独立模式，在该模式下，所有寄存器设置为默认值，除内部MCLK使能设置为1外。通过连接COUT引脚到DVDD或地，可设置ADC、ABCLK和ALRCLK时钟端口为主/从模式。

5. 电源和电压参考

AD1974采用3.3V电源，模拟和数字部分分别有独立的电源引脚，需使用陶瓷芯片电容进行旁路，以减少噪声拾取。ADC内部电压参考（VREF）通过FILTR引脚引出，需进行旁路处理，也可从外部源驱动。CM为内部共模参考，可用于偏置外部运算放大器。

6. 串行数据端口 - 数据格式

四个ADC通道在串行数据端口使用公共串行位时钟（ABCLK）和左右帧时钟（ALRCLK），时钟信号与采样率同步。默认的串行模式为I2S，也可编程为左对齐、右对齐和TDM模式，字宽默认24位，可编程为16或20位。

7. TDM模式

AD1974的串行端口支持多种TDM串行数据模式，常见的配置是输出一个包含四个片上ADC数据的数据流，后面跟随四个未使用的插槽。在某些模式下，可实现8通道或16通道的配置，但高ABCLK频率下仅适用于48kHz/44.1kHz/32kHz采样率。

8. 菊花链模式

AD1974支持菊花链配置，可将系统扩展到8个或16个ADC。有两种配置方式，分别对应256fS和512fS的ABCLK。在所有操作模式下，第一个AD1974的TDM_IN必须接地。

四、AD1974的应用电路

1. 典型ADC输入滤波器电路

典型的ADC输入滤波器电路用于隔离外部驱动运算放大器与内部开关电容产生的干扰，每个输入引脚通过串联100Ω电阻和1nF电容接地。电容应选用高质量的陶瓷NP0电容或聚丙烯薄膜电容。

2. 推荐的环路滤波器

对于LR时钟和主时钟作为PLL参考，推荐使用特定的环路滤波器，以保证PLL的稳定工作。

五、结语

AD1974以其高性能、低EMI设计、灵活的控制和多种工作模式，为电子工程师在音频处理、汽车电子等领域的设计提供了强大的支持。在实际应用中，工程师需要根据具体需求合理选择工作模式和配置参数，以充分发挥AD1974的优势。你在使用AD1974或其他ADC时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。