AD9254：高性能14位150 MSPS模数转换器的深入剖析

在电子设计领域，模数转换器（ADC）是连接模拟世界和数字世界的关键桥梁。今天，我们将深入探讨一款备受关注的ADC——AD9254，它具有14位分辨率和150 MSPS的采样速率，为众多应用场景提供了卓越的性能。

文件下载：AD9254.pdf

产品概述

AD9254是一款单芯片、单1.8 V电源供电的14位、150 MSPS模数转换器，集成了高性能采样保持放大器（SHA）和片上电压基准。它采用多级差分流水线架构，并配备输出误差校正逻辑，能够在150 MSPS的数据速率下保证14位的精度，且在整个工作温度范围内无漏码现象。

产品特性

• 电源与性能：采用1.8 V模拟电源供电，输出电源范围为1.8 V至3.3 V，可适应不同的逻辑电平需求。在70 MHz输入时，信噪比（SNR）可达71.8 dBc（72.8 dBFS），无杂散动态范围（SFDR）为84 dBc，展现出出色的信号处理能力。
• 低功耗设计：在150 MSPS采样速率下，功耗仅为430 mW，有效降低了系统的能耗。
• 灵活输入：具有650 MHz带宽的差分输入，支持1 V p-p至2 V p-p的灵活输入范围，适用于多种应用场景。
• 丰富功能：片上集成电压基准和采样保持放大器，具备时钟占空比稳定器、数据输出时钟、串行端口控制等功能，还支持内置可选数字测试模式生成和可编程时钟与数据对齐。

应用领域

AD9254的卓越性能使其在多个领域得到广泛应用，包括超声设备、通信接收器中的中频采样、CDMA2000、WCDMA、TD - SCDMA和WiMax等通信标准，以及电池供电仪器、手持示波器和低成本数字示波器等。此外，它还适用于宏、微和皮基站基础设施。

技术细节分析

工作原理

AD9254的架构由前端采样保持放大器（SHA）和流水线式开关电容ADC组成。量化输出在数字校正逻辑中组合成最终的14位结果。流水线架构允许第一级处理新的输入样本，而其余级处理先前的样本，采样发生在时钟的上升沿。

模拟输入考虑

• 输入配置：模拟输入采用差分开关电容SHA，设计用于处理差分输入信号以实现最佳性能。在采样模式下，信号源需能够在半个时钟周期内对采样电容充电并稳定。可在输入串联小电阻以减少驱动源输出级所需的峰值瞬态电流，还可在输入两端并联电容提供动态充电电流，但在中频欠采样应用中应减少并联电容以避免限制输入带宽。
• 输入共模：AD9254的模拟输入无内部直流偏置，在交流耦合应用中，用户需外部提供偏置。建议将共模电压设置为 (V_{CM}=0.55 ×AVDD) 以实现最佳性能，同时可通过CML引脚提供的板载共模电压参考来设置模拟输入的共模电压。

电压基准

AD9254内置稳定准确的电压基准，输入范围可通过改变施加的参考电压进行调整。参考模式包括内部固定参考、可编程参考和外部参考。内部参考连接时，SENSE引脚的电位决定参考状态；使用外部参考可增强ADC的增益精度或改善热漂移特性。

时钟输入考虑

• 时钟选项：为实现最佳性能，AD9254的采样时钟输入（CLK+和CLK - ）应采用差分信号。时钟输入可采用CMOS、LVDS、LVPECL或正弦波信号，关键在于时钟源的抖动。可通过变压器或电容将信号交流耦合到时钟输入引脚，也可使用低抖动时钟源转换为差分信号。
• 时钟占空比：AD9254包含占空比稳定器（DCS），可在宽范围的时钟输入占空比下保持ADC的性能。但输入上升沿的抖动仍需关注，DCS在时钟速率低于20 MHz时可能无法正常工作。

功耗与待机模式

• 功耗：AD9254的功耗与采样速率成正比，数字功耗主要取决于数字驱动器的强度和每个输出位的负载。可通过减少输出驱动器的电容负载来降低数字功耗。
• 电源模式：通过将PDWN引脚置高，AD9254进入掉电模式，典型功耗为1.8 mW；使用SPI端口接口时，可将ADC置于掉电或待机模式，待机模式可在需要更快唤醒时间时保持内部参考电路供电。

数字输出

• 输出配置：AD9254的输出驱动器可通过匹配DRVDD与接口逻辑的数字电源，与1.8 V至3.3 V的逻辑系列接口。输出数据格式可通过设置SCLK/DFS引脚或使用SPI控制选择偏移二进制、二进制补码或格雷码。
• 超出范围指示：当模拟输入电压超出ADC的输入范围时，会出现超出范围（OR）情况。OR是一个数字输出，与数据输出同步更新，可通过逻辑与操作检测过范围高或欠范围低的情况。
• 输出使能功能：AD9254具有三态能力，OEB引脚为低时，输出数据驱动器启用；为高时，输出数据驱动器进入高阻态。

时序

AD9254的最低典型转换速率为10 MSPS，时钟速率低于10 MSPS时，动态性能可能下降。它提供锁存数据输出，流水线延迟为十二个时钟周期，数据输出在时钟信号上升沿后的一个传播延迟（tPD）后可用。同时，它还提供数据时钟输出（DCO），用于在外部寄存器中捕获数据。

串行端口接口（SPI）

AD9254的SPI接口允许用户通过ADC内部的结构化寄存器空间配置转换器的特定功能或操作。通过SCLK/DFS、SDIO/DCS和CSB三个引脚实现读写操作，可用于编程芯片和读取片上内存内容。

布局考虑

电源与接地

建议使用两个独立的电源分别为模拟（AVDD，标称1.8 V）和数字（DRVDD，标称1.8 V至3.3 V）部分供电。若只有一个1.8 V电源，可先连接到AVDD，再通过铁氧体磁珠或滤波电感和去耦电容连接到DRVDD。同时，应使用单个PCB接地平面，并合理进行模拟、数字和时钟部分的分区。

引脚相关

• CML：CML引脚应通过0.1 μF电容接地。
• RBIAS：需在RBIAS引脚和地之间连接一个10 kΩ电阻，该电阻设置ADC核心的主电流参考，公差至少为1%。
• 参考去耦：VREF引脚应通过低ESR的1.0 μF电容和0.1 μF陶瓷低ESR电容并联接地，REFT和REFB之间应连接0.1 μF陶瓷电容以减少内部参考缓冲器的噪声。

评估板

AD9254评估板提供了操作ADC所需的所有支持电路，可通过双平衡变压器配置（默认）或AD8352差分驱动器驱动ADC，也可单端驱动。评估板对信号源的相位噪声要求较高，模拟输入信号需进行适当滤波以实现最佳性能。

总结

AD9254凭借其高性能、低功耗、灵活的输入输出配置和丰富的功能，成为众多应用场景下的理想选择。在设计过程中，工程师需充分考虑模拟输入、时钟输入、功耗、数字输出等方面的因素，并合理进行布局和评估，以充分发挥AD9254的优势。你在使用AD9254或其他类似ADC时遇到过哪些挑战呢？欢迎在评论区分享你的经验。