16位、1.2 MSPS CMOS Sigma-Delta ADC AD7723的技术解析与应用指南

一、引言

在当今的电子设计领域，模数转换器（ADC）扮演着至关重要的角色，它是模拟世界与数字世界之间的桥梁。AD7723作为一款16位、1.2 MSPS的CMOS Sigma-Delta ADC，凭借其出色的性能和丰富的功能，在众多应用场景中得到了广泛的应用。本文将深入解析AD7723的特点、工作原理、性能指标以及应用注意事项，为电子工程师在实际设计中提供有价值的参考。

文件下载：AD7723.pdf

二、AD7723的特点

2.1 高精度与高速度

AD7723具备16位的分辨率，能够提供高精度的模数转换。其输出字速率高达1.2 MSPS，可满足高速数据采集的需求。同时，32×/16×的过采样比结合低通和带通数字滤波器，有效降低了噪声，提高了信号质量。

2.2 灵活的接口与功能

该芯片提供了灵活的并行或串行接口，方便与各种数字信号处理器（DSP）连接。还具备线性相位特性、片上2.5 V电压参考、待机模式等功能，可根据不同的应用场景进行灵活配置。

2.3 宽输入范围与低功耗

支持单极性和双极性输入范围，适应不同的信号类型。在待机模式下，功耗可降低至200 µW，具有良好的节能特性。

三、工作原理

3.1 Sigma-Delta转换技术

AD7723采用Sigma-Delta转换技术，通过调制器对输入波形进行采样，并以输入时钟频率输出等效的数字字。高过采样率将量化噪声从0扩展到fCLKIN/2，减少了感兴趣频段内的噪声能量。同时，高阶调制器对噪声频谱进行整形，使大部分噪声能量移出感兴趣频段。

3.2 数字滤波

紧跟调制器的数字滤波器用于去除带外量化噪声，并根据MODE1/MODE2引脚（并行接口模式）或SLDR引脚（串行接口模式）的状态，将数据速率从滤波器输入的fCLKIN降低到输出的fCLKIN/32或fCLKIN/16。数字滤波具有诸多优势，如能去除转换过程中注入的噪声，实现低通带纹波和陡峭的滚降，同时保持线性相位响应。

四、性能指标

4.1 动态指标

在不同的参考电压和工作模式下，AD7723具有良好的信噪比（SNR）、总谐波失真（THD）和无杂散动态范围（SFDR）。例如，在全功率、2.5 V参考电压的双极性模式下，SNR可达90 dB，THD低至 -96 dB。

4.2 数字滤波器响应

低通和带通数字滤波器具有不同的频率响应特性。在低通模式下，当抽取率为32时，0 kHz至fCLKIN/83.5的频率响应变化在±0.001 dB以内；当抽取率为16时，0 kHz至fCLKIN/41.75的频率响应变化同样在±0.001 dB以内。

4.3 静态性能

分辨率为16位，具有良好的差分非线性（DNL）和积分非线性（INL）特性。DNL保证单调，误差在±0.5至±1 LSB之间；INL误差在±2 LSB以内。同时，具备较高的共模抑制比（CMRR），可达80 dB。

五、应用要点

5.1 模拟输入范围与信号处理

AD7723具有差分输入，可提供共模噪声抑制。单极性模式下，模拟输入范围为0至8/5 × VREF2；双极性模式下，输入范围为±4/5 × VREF2。在实际应用中，需注意大的带外信号可能会使调制器输入过载，可使用单极点RC抗混叠滤波器来避免。

5.2 驱动模拟输入

为了实现AD7723的最佳性能，通常需要至少一个运算放大器来驱动模拟输入。选择运算放大器时，要考虑其恢复能力、失真特性和输入噪声等因素。在驱动源和ADC输入之间放置RC滤波器，可减少运算放大器输出的瞬态，降低采样图像处的输入电路噪声，提高整体SNR。

5.3 参考电压应用

AD7723内部包含一个2.5 V的带隙参考和参考缓冲电路。使用内部参考时，需在REF1和AGND之间连接一个1 µF的电容来解耦带隙噪声。若需要外部参考，可将REF1引脚接地，将外部参考电压直接应用于REF2引脚，参考电压范围为1.2 V至3.15 V。

5.4 时钟生成

AD7723可使用晶体或外部时钟信号生成主时钟。使用晶体时，需参考制造商的建议选择负载电容，并将XTAL_OFF引脚置低以启用振荡器电路。使用外部时钟时，应使用低相位噪声的时钟源，并将XTAL_OFF引脚置高以禁用内部振荡器电路。

5.5 系统同步

SYNC输入可用于并行或串行模式下的同步功能，允许用户从已知时间点开始采集模拟输入样本，使多个AD7723在同一主时钟下同步更新输出寄存器。

5.6 数据接口

AD7723提供串行和并行两种数据接口选项。并行模式下，可方便地配置多个AD7723共享公共数据总线；串行模式适用于需要最小化与主机处理器连接的数据接口线数量的场景。

六、接口模式

6.1 并行接口

在使用AD7723的并行接口时，应在转换器附近放置缓冲/锁存器，以隔离转换器数据线与数据总线上的噪声。通过将(overline{CS})和(overline{RD})永久置低，数据输出位始终处于活动状态。当(DRDY)高电平持续两个时钟周期时，可利用(DRDY)的上升沿锁存转换数据。

6.2 串行接口

串行接口可工作在三种模式下，具体取决于应用需求。通过设置控制输入，可选择不同的抽取率、数字滤波器模式和串行时钟频率。FSI输入可用于将AD7723的转换过程与外部源同步。在串行模式1中，SFMT可用于选择串行数据传输的格式。

6.3 两通道复用操作

通过DOE和TSI两个额外的串行接口控制引脚，两个AD7723的串行数据输出可轻松共享一条串行数据线。通过合理设置TSI和DOE的逻辑电平，可实现两个ADC在一个SDO引脚交替传输16位输出数据。

6.4 与DSP的接口

AD7723在串行模式下可直接与多种行业标准的数字信号处理器（DSP）接口，如ADSP-21xx、SHARC、DSP56002和TMS320C5x等。在与不同的DSP接口时，需要根据DSP的特点和要求进行相应的配置。

七、接地与布局

7.1 电源与接地

AD7723的模拟和数字电源独立且分别引脚输出，以最小化芯片内模拟和数字部分之间的耦合。AGND和DGND引脚应直接焊接到接地平面，以减少串联电感。所有电源引脚和参考引脚通过解耦电容到相关接地的交流路径应尽可能短。

7.2 布局注意事项

为了实现最佳的解耦效果，应将表面贴装电容尽可能靠近芯片。所有接地平面不应重叠，以避免电容耦合。数字和模拟接地平面应通过低电感路径在一处连接。此外，应避免数字线在芯片下方布线，模拟接地平面应在AD7723下方延伸以屏蔽噪声。

八、结论

AD7723作为一款高性能的16位Sigma-Delta ADC，具有高精度、高速度、灵活的接口和低功耗等优点。在实际应用中，电子工程师需要根据具体的需求和场景，合理选择和配置AD7723的各项参数，同时注意模拟输入、参考电压、时钟生成、系统同步、数据接口以及接地与布局等方面的问题，以充分发挥其性能优势，实现高质量的模数转换。你在实际设计中是否遇到过类似ADC的应用挑战呢？欢迎在评论区分享你的经验和见解。