LTC2274：16位、105Msps串行输出ADC的深度剖析

在电子设计领域，ADC（模拟 - 数字转换器）是连接现实世界模拟信号与数字系统的关键桥梁。今天，我们就来深入探讨Linear Technology公司的LTC2274，一款高性能的16位、105Msps串行输出ADC。

文件下载：LTC2274.pdf

一、产品概述

LTC2274是一款专为数字化高频、宽动态范围信号而设计的ADC，具备高速串行接口（JESD204），采样率可达105Msps。其输入带宽高达700MHz，能满足多种高频信号处理需求。同时，它拥有出色的AC性能，噪声底为77.7dBFS，无杂散动态范围（SFDR）达100dB，超低的内部抖动（80fs RMS）使其在欠采样高输入频率时仍能保持优异的噪声性能。

二、产品特性

1. 高速串行接口

采用JESD204标准的高速串行接口，能够高效地传输数据，满足现代高速数据采集系统的需求。

2. 高采样率

105Msps的采样率，可对高频信号进行快速采样，适用于对实时性要求较高的应用场景。

3. 优异的AC性能

77.7dBFS的噪声底和100dB的SFDR，保证了信号转换的高精度和低失真。在250MHz输入频率下，SFDR仍能保持在82dB以上（1.5V (1.5 ~V_{P - P}) 输入范围）。

4. PGA前端

具备可编程增益放大器（PGA）前端，可选择2.25Vp.p或 (1.5 ~V_{P - P}) 的输入范围，方便用户根据实际需求优化输入信号。

5. 其他特性

• 700MHz全功率带宽的采样保持（S/H）电路，能够快速准确地采集信号。
• 可选的内部抖动功能，可改善低信号电平下的SFDR。
• 单3.3V电源供电，功耗为1300mW，具有较好的功耗性能。
• 时钟占空比稳定器，可在宽范围的时钟占空比下实现高性能。
• 引脚兼容系列，不同采样率的型号可供选择，如80Msps的LTC2273和65Msps的LTC2272。
• 采用40引脚、6mm × 6mm的QFN封装，体积小巧，便于集成。

三、应用领域

1. 电信接收器

在电信系统中，LTC2274可用于接收高频信号，将模拟信号转换为数字信号，为后续的信号处理提供基础。

2. 蜂窝基站

用于蜂窝基站的信号采集和处理，确保信号的准确接收和传输。

3. 频谱分析

可对频谱进行高精度的分析，帮助工程师了解信号的频率分布和特性。

4. 成像系统

在成像系统中，实现图像信号的数字化转换，提高图像质量。

5. 自动测试设备（ATE）

用于ATE系统中的信号采集和测试，保证测试结果的准确性。

四、电气特性

1. 绝对最大额定值

• 电源电压（VDD）：–0.3V至4V
• 模拟输入电压：–0.3V至（VDD + 0.3V）
• 数字输入电压：–0.3V至（VDD + 0.3V）
• 数字输出电压：–0.3V至（OVDD + 0.3V）
• 功耗：2000mW
• 工作温度范围：LTC2274C为0°C至70°C，LTC2274I为–40°C至85°C
• 存储温度范围：–65°C至150°C
• 数字输出电源电压（OVDD）：–0.3V至4V

2. 转换器特性

• 积分线性误差（INL）：在不同条件下，最大为±4.5LSB。
• 差分线性误差（DNL）：最大为±1LSB，无丢失码。
• 偏移误差：最大为±8.5mV。
• 增益误差：最大为±1.5%FS。
• 满量程漂移：内部参考时为±30ppm/°C，外部参考时为±15ppm/°C。
• 过渡噪声：3LSB RMS。

3. 模拟输入特性

• 模拟输入范围：可选择1.5或2.25VP - P。
• 模拟输入共模电压：1至1.5V。
• 模拟输入泄漏电流：最大为±1μA。
• 模拟输入电容：采样模式下为6.7pF，保持模式下为1.8pF。
• 采样保持采集延迟时间：1ns。
• 采样保持采集延迟时间抖动：80fsRMS。
• 模拟输入共模抑制比（CMRR）：80dB。
• 全功率带宽：700MHz。

4. 动态精度

• 信噪比（SNR）：在不同输入频率和输入范围下，SNR可达77.6dBFS。
• 无杂散动态范围（SFDR）：在不同输入频率和输入范围下，SFDR可达100dBc。

5. 共模偏置特性

• VcM输出电压：1.15至1.35V。
• VcM输出温度系数：40ppm/°C。
• VCM线调节：1mV。
• VcM输出电阻：2Ω。

6. 数字输入和输出特性

• 编码输入（ENC + ，ENC–）：差分输入电压为0.2V，共模输入电压为1.4至3.0V，输入电阻为6kΩ，输入电容为3pF。
• SYNC输入（SYNC + ，SYNC–）：差分输入电压为0.2V，共模输入电压为1.1至2.2V，输入电阻为16.5kΩ，输入电容为3pF。
• 逻辑输入：高电平输入电压为2V，低电平输入电压为0.8V，输入电流为±20μA，输入电容为1.5pF。
• 高速串行输出（CMLOUT + ，CMLOUT–）：输出高电平为OVDD - 0.2V至OVDD，输出低电平为OVDD - 0.6V至OVDD - 0.4V，输出共模电压为OVDD - 0.4V至OVDD - 0.2V，输出电阻为35至65Ω。

7. 功率要求

• 模拟电源电压（VDD）：3.135至3.465V。
• 关机功率：5mW。
• 输出电源范围（OVDD）：1.2至3.3V。
• 模拟电源电流：394至450mA。
• 输出电源电流：8至16mA。
• 功耗：1300至1485mW。

8. 时序特性

• 采样频率：20至105MHz。
• 转换周期：1/fS。
• ENC时钟低时间：3.1至25ns。
• ENC时钟高时间：3.1至25ns。
• 采样保持孔径延迟：0.7ns。
• 串行位周期：tCONV/20。
• CMLOUT±的总抖动（P - P）：0.35UI。
• CMLOUT±的差分上升和下降时间（20%至80%）：50至110ps。
• SYNC到ENC时钟建立时间：2ns。
• ENC时钟到SYNC保持时间：2.5ns。
• ENC时钟到SYNC延迟：tHD至tCONV - tSU。
• 流水线延迟：9个周期。
• 从SYNC激活到COMMA输出的延迟：3个周期。
• 从SYNC释放到DATA输出的延迟：2个周期。

五、引脚功能

1. 电源引脚

• (V_{DD}) （引脚1、2、12、13）：模拟3.3V电源，需用0.1μF陶瓷芯片电容旁路到地。
• GND（引脚3、6、7、8、11、14、21、26、27、30、37、40）：ADC电源地。
• (O V{D D}) （引脚22、25）：输出驱动器的正电源，范围为1.2V至 (V{DD}) ，需用0.1μF陶瓷芯片电容旁路到地。

2. 模拟输入引脚

• (A_{IN}^{+}) （引脚4）：正差分模拟输入。
• (A_{IN}^{-}) （引脚5）：负差分模拟输入。

3. 编码输入引脚

• (ENC ^{+}) （引脚9）：正差分编码输入，采样模拟输入在 (ENC ^{+}) 的上升沿被保持，内部通过6.2kΩ电阻偏置到1.6V。
• ENC–（引脚10）：负差分编码输入，采样模拟输入在ENC - 的下降沿被保持，内部通过6.2kΩ电阻偏置到1.6V，单端编码信号需用0.1uF电容旁路到地。

4. 其他控制引脚

• DITH（引脚15）：内部抖动使能引脚，低电平禁用内部抖动，高电平启用内部抖动。
• ISMODE（引脚16）：空闲同步模式，用于选择同步方式。
• SRR0（引脚17）和SRR1（引脚18）：采样率范围选择位，用于选择采样率工作范围。
• SHDN（引脚19、20）：关机引脚，高电平关闭芯片。
• SYNC + （引脚28）和SYNC–（引脚29）：同步请求输入，用于启动帧同步。
• FAM（引脚31）：帧对齐监控使能引脚，高电平启用帧对齐监控。
• PAT0（引脚32）和PAT1（引脚33）：模式选择位，用于选择串行接口的测试模式。
• SCRAM（引脚34）：数据加扰使能引脚，高电平启用数据加扰。
• PGA（引脚35）：可编程增益放大器控制引脚，低电平选择前端增益为1，输入范围为2.25VP - P；高电平选择前端增益为1.5，输入范围为1.5VP - P。
• MSBINV（引脚36）：反转最高有效位，高电平反转MSB以启用2的补码格式。
• SENSE（引脚38）：参考模式选择和外部参考输入，可选择内部2.5V带隙参考或外部2.5V/1.25V参考。
• (V_{CM}) （引脚39）：1.25V输出，为输入共模提供最佳电压，需用至少2.2μF电容旁路到地。
• GND（暴露焊盘，引脚41）：ADC电源地，底部的暴露焊盘需焊接到PCB的接地平面。

六、工作原理

1. 转换器操作

LTC2274的核心是一个CMOS流水线多级转换器，带有前端PGA。转换器有五个流水线ADC级，采样的模拟输入在九个时钟周期后得到数字化值。模拟输入（ (A{IN}^{+}) ， (A{I N}^{-}) ）为差分输入，可提高共模噪声抑制能力并最大化输入范围。编码时钟输入（ (ENC+) ，ENC–）也是差分输入，同样用于提高共模噪声抑制能力。

每个流水线级包含一个ADC、一个重建DAC和一个误差残差放大器。其功能是产生输入电压的数字表示和模拟误差残差。ADC进行量化，残差通过输入电压与重建DAC输出的差值得到，并由残差放大器放大后传递到下一级。流水线的连续级在时钟的交替相位上工作，当奇数级输出残差时，偶数级获取该残差，反之亦然。

2. 采样/保持操作

LTC2274的CMOS差分采样保持电路通过NMOS晶体管将差分模拟输入直接采样到采样电容上。在采样阶段（ENC低），NMOS晶体管将模拟输入连接到采样电容，电容充电并跟踪差分输入电压。在ENC的上升沿，采样输入电压被保持在采样电容上。在保持阶段（ENC高），采样电容与输入断开，保持的电压被传递到ADC核心进行处理。当ENC从高到低转换时，输入重新连接到采样电容以获取新的样本。由于采样电容仍保持上一个样本，此时会看到与样本间电压变化成比例的充电毛刺。

3. 输入驱动

为了实现最佳性能，建议每个输入的源阻抗为100Ω或更小，并且差分输入的源阻抗应匹配。源阻抗和输入电抗会影响SFDR，在ENC的下降沿，采样保持电路将4.9pF的采样电容连接到输入引脚开始采样周期，理想情况下输入电路应足够快以在采样周期内完全充电采样电容，但实际情况可能无法满足，不完全的建立可能会降低SFDR。

4. 参考操作

LTC2274有三种参考操作模式：内部参考、1.25V外部参考或2.5V外部参考。使用内部参考时，将SENSE引脚连接到 (VDD) ；使用外部参考时，将1.25V或2.5V参考电压应用到SENSE输入引脚。 (V_{CM}) 输出引脚为输入驱动电路提供共模偏置，需要外部旁路电容，最小稳定值为2.2μF。

5. 数据格式

MSBINV引脚选择ADC数据格式，低电平选择偏移二进制格式，高电平选择2的补码格式。

6. 关机

两个SHDN引脚都为高电平时，将关闭ADC和串行接口，使芯片进入低电流状态。

7. 内部抖动

LTC2274的可选内部抖动模式可通过DITH引脚启用。在低输入电平下，即使传输函数的微小缺陷也会导致不需要的音调，内部抖动模式通过随机化ADC传输曲线上的输入位置，改善低信号电平下的SFDR。

8. 串行数据帧

在序列化之前，ADC数据被编码为8B/10B格式，该格式具有DC平衡和运行长度受限的特点。接收器需要使用PLL锁定数据并恢复时钟。ADC数据被分成8位块（八位组），编码为10位代码组，然后序列化并传输。

9. 初始帧同步

在没有帧时钟的情况下，需要通过同步过程确定每个帧的开始。接收器通过同步接口发出同步请求，LTC2274根据ISMODE引脚的状态发送同步前导码（K28.5逗号或空闲有序集），接收器搜索预期的前导码，检测到同步请求停用后，LTC2274继续发送同步前导码直到帧结束，然后开始发送数据字符，接收器将前导码传输后收到的第一个数据字符指定为帧的开始。

10. 加扰

为避免串行数据输出的频谱干扰，可通过SCRAM引脚启用数据加扰器。加扰器使用 (1+x^{14}+x^{15}) 多项式对ADC数据进行加扰，接收器使用自对齐解扰器将数据解扰回原始八位组。

11. 帧对齐监控

通过将FAM引脚设置为高电平启用帧对齐监控。在这种模式下，帧的第二个代码组中的预定数据被控制字符K28.7替换，接收器检测到K28.7字符后将其替换为原始数据，从而定期验证帧对齐而不丢失数据。

12. PLL操作

PLL设计用于适应广泛的采样率范围，SRR0和SRR1引脚用于配置PLL的采样率范围。

13. 串行测试模式

通过PAT0和PAT1引脚可选择三种测试模式，此外，通过 (overline{ SYNC ^{+}} / overline{ SYNC ^{-}}) 引脚请求同步可使用K28.5逗号作为第四种测试模式。

14. 高速CML输出

CML输出必须进行端接以确保正常工作， (0 ~V_{DD}) 电源电压和端接电压决定CML输出的共模输出电平。根据接收器的要求，可选择直接耦合端接模式、直接耦合差分端接模式或AC耦合模式。

七、应用电路

1. 输入滤波

在ADC输入处使用一阶RC低通滤波器可限制输入电路的噪声并提供与ADC S/H开关的隔离。LTC2274的S/H电路带宽很宽（DC至700MHz），可用于多种应用，但由于应用场景不同，无法提供单一推荐的RC滤波器。

2. 变压器耦合电路

可使用RF变压器驱动LTC2274，变压器的次级中心抽头通过 (V_{CM}) 进行DC偏置，设置ADC输入信号的最佳DC电平。不同的匝数比会影响ADC看到的阻抗，源阻抗大于50Ω可能会降低输入带宽并增加高频失真。中心抽头变压器在高输入频率下可能存在平衡