电子说
在当今电子技术飞速发展的时代,模拟 - 数字转换器(ADC)作为连接现实世界模拟信号与数字系统的桥梁,其性能的优劣直接影响着整个系统的表现。MAX19516作为一款双通道、10位、100Msps的ADC,凭借其出色的性能和丰富的特性,在众多应用领域中展现出强大的竞争力。今天,我们就来深入解析这款产品,探索它的奥秘。
文件下载:MAX19516.pdf
MAX19516是一款具有10位分辨率和最高100Msps采样率的双通道ADC。它的模拟输入能够接受0.4V至1.4V的宽输入共模电压范围,这使得它可以为广泛的RF、IF和基带前端组件提供直流耦合输入。该器件在从基带至高输入频率超过400MHz的范围内都能提供出色的动态性能,非常适合零中频(ZIF)和高中频(IF)采样应用。
在典型的工作条件下,当输入频率 (f{IN}=70 MHz) 且时钟频率 (f{CLK}=100 MHz) 时,其典型的信噪比(SNR)性能为60dBFS,无杂散动态范围(SFDR)为82dBc。此外,它的功耗表现也十分出色,在 (V_{AVDD} =1.8 V) 时,每个通道的模拟功耗仅为57mW。在掉电模式下,功耗仅为1mW,在待机模式下为17mW。
MAX19516采用1.8V电源供电,同时集成了自感应电压调节器,允许使用2.5V至3.3V的电源(AVDD)。数字输出驱动器则在1.8V至3.5V的独立电源电压(OVDD)下工作。
通过3线串口接口访问的可编程寄存器,用户可以进行各种调整和功能选择。此外,串口接口也可以禁用,此时三个引脚可用于选择输出模式、数据格式和时钟分频模式。数据输出通过双并行CMOS兼容输出数据总线提供,也可以配置为单复用并行CMOS总线。
MAX19516采用小巧的7mm x 7mm 48引脚薄QFN封装,适用于 -40°C至 +85°C的扩展温度范围。
分辨率为10位,积分非线性(INL)在 (f_{IN}=3MHz) 时为 -0.8至 +0.8 LSB,差分非线性(DNL)为 -0.7至 +0.7 LSB。偏移误差(OE)在内部参考时为 -0.4至 +0.4 %FS,增益误差(GE)在外部参考为1.25V时为 -1.5至 +1.5 %FS。
差分输入电压范围为1.5 (V_{P-P}),共模输入电压范围为0.4V至1.4V,输入电阻大于100kΩ,输入电流为54μA,输入电容固定为0.7pF,开关电容为1.2pF。
最大时钟频率为100MHz,最小时钟频率为50MHz,数据延迟为9个时钟周期。
在不同输入频率下,具有良好的小信号噪声地板、信噪比、信噪失真比、无杂散动态范围等性能指标。例如,在 (f_{IN}=70MHz) 时,SNR为58.9 - 60.0dBFS,SFDR1为72.2 - 83dBc。
通道间串扰在 (f{INA}) 或 (f{INB}=70MHz) 时为95 - 85dBc,增益匹配为 ±0.05dB,偏移匹配为 ±0.1 %FSR,相位匹配为 ±0.5°。
支持差分和单端时钟输入,差分时钟输入电压范围为0.4至2.0 (V_{P-P}),单端模式下有相应的阈值和逻辑摆幅要求。
输出电压低为0.2V,输出电压高为 (V_{OVDD} -0.2) V,三态泄漏电流为 ±0.5μA。
通过一系列的图表展示了MAX19516在不同输入频率、采样频率、模拟输入幅度、模拟电源电压、共模电压等条件下的性能表现。这些特性曲线可以帮助工程师更好地了解器件在实际应用中的性能变化,从而进行合理的设计和优化。
详细介绍了每个引脚的功能,包括模拟电源电压(AVDD)、通道A和B的模拟输入(INA+、INA-、INB+、INB-)、参考输入/输出(REFIO)、时钟输入(CLK+、CLK-)、数字输出(D0A - D9A、D0B - D9B)等。合理的引脚布局和功能设计为工程师的硬件设计提供了便利。
MAX19516采用10级全差分流水线架构,这种架构允许高速转换的同时最小化功耗。输入信号在每个半时钟周期逐步通过流水线阶段,从输入到输出的总延迟为9个时钟周期。每个流水线转换器阶段将输入电压转换为数字输出代码,并通过数字误差校正补偿ADC比较器偏移,确保无丢失代码。
模拟输入信号通过输入采样开关连接到采样电容,在输入开关打开时进行采样。共模偏置可以通过外部信号源或内部2kΩ电阻提供,共模输入参考电压可以通过可编程寄存器从0.45V至1.35V以0.15V为增量进行调整。
REFIO用于调整参考电位,进而调整ADC的满量程范围。内部带隙电压发生器提供内部参考电压,通过10kΩ电阻和缩放电平转换电路建立ADC的满量程范围。外部电压可以应用于REFIO进行微调,允许调整范围为 +5/-15%。
通过将SPEN连接到AVDD启用并行接口,提供了有限的功能集,可通过引脚编程选择输出格式、时钟分频模式等。
通过CS、SDIN和SCLK输入对MAX19516的控制寄存器进行编程。串行数据在CS为低电平时,在SCLK的上升沿移入SDIN。支持两字节传输,第一个字节为控制字节,包含地址和读写指令,第二个字节为数据字节。
包括电源管理、输出格式、数字输出电源管理、数据/DCLK定时、通道数据输出终端控制、时钟分频/数据格式/测试模式、共模等寄存器,用户可以根据需要进行配置。
支持差分和单端时钟输入,差分时钟输入时内部建立输入共模以实现交流耦合,单端输入时将CLK-接地,CLK+输入逻辑电平信号。
提供时钟分频选项,可通过串口接口或并行编程配置进行设置。
当使用时钟分频时,提供滑同步和边缘同步两种机制,通过SYNC_MODE选择同步模式,并驱动SYNC输入进行同步。
具有双CMOS、可复用、可逆的数据总线,可通过FORMAT输入选择输出格式,通过OUTSEL选择复用或双总线操作。数字输出具有可编程输出阻抗,范围从50Ω到300Ω。
提供可编程数据定时控制,允许优化时序特性以满足系统要求。通过DA_BYPASS、DLY_HALF_T、DTIME<2:0>和DCLKTIME<2:0>等控制信号进行调整。
通过SHDN输入在不同电源管理状态之间切换,Power Management寄存器定义每个状态。包括关机和待机两种低功耗模式,待机模式下参考和占空比均衡器电路保持活跃,以实现快速唤醒。
通过单端到差分时钟输入转换电路提供时钟信号。
需要采用高速电路板布局设计技术,将旁路电容尽可能靠近器件放置,使用多层板和接地、电源平面以提高信号完整性,避免高速数字信号迹线与敏感模拟迹线靠近,隔离模拟输入线以减少通道间串扰。
MAX19516作为一款高性能的双通道10位100Msps ADC,凭借其出色的动态性能、低功耗、丰富的可编程特性和灵活的接口,在IF和基带通信、超声和医学成像、便携式仪器和低功耗数据采集等众多领域具有广泛的应用前景。工程师在设计时,需要根据具体的应用需求,合理配置器件的各项参数,同时注意电路板布局和电源管理等方面的问题,以充分发挥MAX19516的性能优势。你在使用类似ADC的过程中遇到过哪些挑战呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !