MAX144/MAX145：低功耗12位ADC的卓越之选

在电子设计领域，模拟到数字的转换是一项关键技术，而ADC（模拟 - 数字转换器）则是实现这一转换的核心组件。今天，我们要深入探讨的是MAXIM公司推出的MAX144/MAX145，这两款+2.7V低功耗、2通道、108ksps、串行12位ADC，它们在8引脚µMAX封装中展现出了强大的性能。

文件下载：MAX144.pdf

一、产品概述

MAX144/MAX145采用8引脚µMAX和DIP封装，单电源供电范围为+2.7V至+5.25V。它们具备7.4µs逐次逼近型ADC、自动掉电功能、2.5µs快速唤醒、片上时钟以及高速3线串行接口。在最大采样率108ksps时，功耗仅为3.2mW（ (V_{DD}=+3.6V) ），在较低吞吐量速率下，自动关机模式（0.2µA）可进一步降低功耗。

MAX144提供2通道单端操作，输入信号范围为0至VREF；MAX145则接受伪差分输入，范围同样为0至VREF。其3线串行接口与SPI™、QSPI™和MICROWIRE™兼容，可通过外部时钟访问数据。

二、产品特性

2.1 电源与通道配置

• 单电源操作：支持+2.7V至+5.25V的单电源供电，为设计带来了灵活性。
• 通道类型：MAX144有两个单端通道，MAX145有一个伪差分通道，可满足不同的应用需求。

2.2 低功耗设计

• 在不同采样率下，电流消耗表现优秀。例如，在108ksps、+3V供电时为0.9mA；10ksps、+3V供电时为100µA；1ksps、+3V供电时为10µA；掉电模式下仅为0.2µA。

2.3 其他特性

• 内部跟踪/保持：确保信号采样的准确性。
• 高采样率：达到108ksps，可处理高速信号。
• 兼容接口：SPI/QSPI/MICROWIRE兼容的3线串行接口，方便与其他设备连接。
• 小封装：8引脚µMAX封装节省空间。
• 引脚兼容10位版本：提供更多选择。

三、电气特性

3.1 直流精度

• 分辨率：12位，能提供较高的精度。
• 相对精度：MAX14_A型号的INL为±0.5 LSB，MAX14_B型号为±1 LSB。
• 差分非线性：DNL为±0.75 LSB，且在整个温度范围内无丢失码。
• 偏移误差：±3 LSB。
• 增益误差：有相应的温度系数，为±0.8 ppm/°C。
• 通道间匹配：通道间偏移匹配和增益匹配均为±0.05 LSB。

3.2 动态特性

• 信号噪声比加失真比（SINAD）：在特定条件下达到70 dB。
• 总谐波失真（THD）：包括5次谐波时为 -80 dB。
• 无杂散动态范围（SFDR）：80 dB。
• 通道间串扰： -85 dB。
• 带宽：小信号带宽为2.25 MHz，全功率带宽为1.0 MHz。

3.3 转换速率

• 转换时间：外部时钟模式下，16个时钟周期/转换周期（108ksps）时为7.4 µs。
• 跟踪/保持采集时间：2.5 µs。
• 孔径延迟：25 ns。
• 孔径抖动：<50 ps。

3.4 其他特性

• 模拟输入：电压范围为0至VREF，多路复用器泄漏电流为±0.01至±1 µA，输入电容为16 pF。
• 外部参考：输入电压范围为0至VDD + 50mV，输入电流在VREF = 2.5V时为100至140 µA，输入电阻为18至25 kΩ，关机时REF输入电流为0.01至10 µA。
• 数字输入输出：输入高电压、低电压、迟滞、泄漏电流和电容等参数都有明确规定。
• 电源要求：正电源电压范围为2.7至5.25V，工作模式下电流为0.9至2.0 mA，关机模式下为0.2至5 µA，电源抑制比为±0.15 mV。

四、工作原理

4.1 采样架构

MAX144/MAX145采用逐次逼近型转换（SAR）技术和片上跟踪 - 保持（T/H）结构。在单端模式（MAX144）下，CH0和CH1通道均参考GND，可连接不同信号源，转换在两个通道间交替进行，通道切换通过CS/SHDN引脚实现。对于MAX145，其输入通道形成一个伪差分通道对（CH+，CH-），只有IN+信号被采样，IN-需在转换期间保持稳定。

4.2 跟踪/保持阶段

在CS/SHDN下降沿，T/H阶段进入跟踪模式。对于MAX144，采样正输入；对于MAX145，采样输入信号的差值。T/H阶段获取输入信号的时间与输入电容的充电速度有关，可通过公式 (tACQ = 9(RS + RIN) CIN) 计算，其中RS为输入信号源阻抗，RIN为输入电阻（9kΩ），CIN为输入电容（16pF）。当源阻抗低于1kΩ时，对AC性能影响不大；若使用更高源阻抗，可连接0.01µF电容形成RC滤波器，但会限制信号带宽。

4.3 时钟模式选择

• 内部时钟模式：当 (fSCLK < 100kHz) 或 (fSCLK > 2.17MHz) 时使用。在此模式下，器件由内部激光微调振荡器运行，允许处理器在方便的时候读取转换结果，时钟速率范围为0至5MHz。通过在CS/SHDN高低转换期间保持SCLK高电平来选择该模式。
• 外部时钟模式：当 (fSCLK = 100kHz) 至2.17MHz时使用。通过在SCLK为低电平时将CS/SHDN从高电平转换为低电平来选择该模式。外部时钟信号不仅用于移出数据，还驱动模数转换，输入在第二个时钟脉冲下降沿采样，转换必须在140µs内完成，以防止T/H电容下垂导致转换结果下降。

4.4 输出数据格式

输出为16位串行数据流，前三位始终为逻辑高（内部时钟模式包含EOC位），接着是通道标识（CHID），然后是12位数据（MSB优先格式）。DOUT在SCLK下降沿转换，CS/SHDN为高电平时输出为高阻抗。

五、应用信息

5.1 信号指标计算

• 信噪比（SNR）：理论最大SNR为满量程模拟输入（RMS值）与RMS量化误差的比值，实际中还需考虑其他噪声源。
• 信号噪声比加失真（SINAD）：是输入信号基频的RMS幅度与其他ADC输出信号RMS等效值的比值。
• 有效位数（ENOB）：表示ADC在特定输入频率和采样率下的全局精度，可通过公式 (ENOB = (SINAD - 1.76) / 6.02) 计算。
• 总谐波失真（THD）：是输入信号前五个谐波的RMS和与基频本身的比值。
• 无杂散动态范围（SFDR）：是基频（最大信号分量）的RMS幅度与下一个最大杂散分量的RMS值的比值（不包括直流偏移）。

5.2 接口连接

• 标准接口兼容性：与SPI、QSPI和MICROWIRE标准串行接口完全兼容。在连接时，需将CPU的串行接口设置为主模式，选择100kHz至2.17MHz的时钟频率（外部时钟模式），并按照特定的步骤进行操作，如拉低CS/SHDN、等待唤醒时间、激活SCLK等。
• 不同接口的具体配置：在SPI和MICROWIRE接口中，设置 (CPOL = 0) 和 (CPHA = 0) ；在QSPI接口中，支持最大 (fSCLK) 为2.17MHz；与PIC16/PIC17控制器连接时，需配置同步串口控制寄存器（SSPCON）和同步串口状态寄存器（SSPSTAT）。

5.3 布局、接地和旁路

为获得最佳性能，应使用印刷电路板（PCB），确保模拟和数字走线适当分离，避免数字信号路径布置在ADC封装下方。使用单独的模拟和数字PCB接地部分，通过单点连接两个接地系统，并确保接地返回路径低阻抗且尽可能短。对电源VDD进行旁路处理，使用两个并联电容器（0.1µF和1µF）靠近电源引脚，并在电源噪声较大时添加衰减电阻（10Ω）。

六、总结

MAX144/MAX145凭借其低功耗、高采样率、良好的电气性能和丰富的接口兼容性，成为电池供电和数据采集应用以及对功耗和空间要求苛刻的电路的理想选择。在实际设计中，工程师们需要根据具体的应用场景，合理选择时钟模式、处理输入信号、优化布局和接地，以充分发挥这两款ADC的性能。你在使用类似ADC时遇到过哪些挑战呢？欢迎在评论区分享你的经验。