电子说
在电子设计领域,模数转换器(ADC)扮演着至关重要的角色,尤其是在成像、仪器仪表和数字通信等对性能要求极高的应用场景中。今天,我们将深入探讨MAXIM公司的MAX1180——一款3.3V、双10位、105Msps的低功耗ADC,它拥有内部参考和并行输出,能为我们的设计带来诸多优势。
文件下载:MAX1180.pdf
MAX1180采用3.3V供电,具备完全差分宽带跟踪保持(T/H)输入,驱动两个九级流水线ADC。它专为低功耗、高动态性能应用而优化,适用于成像、仪器仪表和数字通信等领域。该芯片在单2.7V - 3.6V电源下工作,功耗仅413mW,在输入频率20MHz、采样率105Msps时,典型信噪比(SNR)可达58.5dB。T/H驱动输入级集成了400MHz(-3dB)输入放大器,支持单端输入。此外,它还具备2.8mA睡眠模式和1µA掉电模式,可在空闲时节省功耗。
采用7mm × 7mm、48引脚TQFP封装,带有外露焊盘,有助于提高散热性能。
MAX1180采用九级全差分流水线架构,输入采样信号每半个时钟周期在流水线各级中逐步处理。经过输出锁存器的延迟后,时钟周期延迟为五个时钟周期。1.5位(双比较器)闪存ADC将保持的输入电压转换为数字代码,数模转换器(DAC)将数字化结果转换回模拟电压,与原始保持输入信号相减,误差信号乘以2后传递到下一级,重复该过程直至所有九级处理完成。数字误差校正可补偿各级ADC比较器的偏移,确保无漏码。
在跟踪模式下,开关S1、S2a、S2b、S4a、S4b、S5a和S5b闭合,全差分电路通过开关S4a和S4b将输入信号采样到两个电容(C2a和C2b)上。S2a和S2b设置放大器输入的共模,与S1同时打开,采样输入波形。开关S4a和S4b在开关S3a和S3b之前打开,将电容C1a和C1b连接到放大器输出,开关S4c闭合,差分电压保持在电容C2a和C2b上。放大器用于将电容C1a和C1b充电到与C2a和C2b相同的值,然后将这些值提供给第一级量化器,使流水线与快速变化的输入隔离。宽输入带宽的T/H放大器使MAX1180能够跟踪和采样/保持高频模拟输入(> 奈奎斯特频率)。
MAX1180提供三种参考操作模式:
CLK输入接受CMOS兼容时钟信号,由于器件的级间转换依赖于外部时钟的上升和下降沿的重复性,因此应使用低抖动、快速上升和下降时间(< 2ns)的时钟。采样发生在时钟信号的上升沿,该边缘的抖动应尽可能小,因为显著的孔径抖动会限制片上ADC的SNR性能,计算公式为 (SNR = 20 × log {10}(1 / [2π × f{IN} × t{AJ}])) ,其中 (f{IN}) 为模拟输入频率, (t{AJ}) 为孔径抖动时间。时钟输入应视为模拟输入,远离其他模拟输入或数字信号线。时钟输入的电压阈值设置为 (V{DD} / 2) ,非50%占空比的时钟输入需满足电气特性中规定的高低周期规格。
MAX1180在输入时钟的上升沿采样,通道A和B的输出数据在输入时钟的下一个上升沿有效,输出数据有五个时钟周期的内部延迟。
所有数字输出(D0A - D9A和D0B - D9B)与TTL/CMOS逻辑兼容,输出编码可通过T/B引脚选择为偏移二进制或二进制补码。数字输出的电容负载应尽量低(< 15 pF),以避免大的数字电流反馈到模拟部分,影响动态性能。可在ADC的数字输出端使用缓冲器,进一步隔离数字输出与重电容负载,还可在数字输出路径中靠近MAX1180处添加小串联电阻(如100Ω),以提高动态性能。
典型应用电路包含两个单端转差分转换器,内部参考提供 (V{DD} / 2) 输出电压用于电平转换。输入信号经过缓冲后,分为电压跟随器和反相器。每个ADC配备一个低通滤波器,可抑制高速运算放大器产生的宽带噪声。用户可选择 (R{iso}) 和 (C{IN}) 值来优化滤波器性能,例如在电容负载前放置50Ω的 (R{iso}) 可防止振铃和振荡,22pF的 (C_{IN}) 电容作为小旁路电容。
RF变压器可将单端源信号转换为全差分信号,满足MAX1180的最佳性能要求。将变压器中心抽头连接到COM可提供 (V_{DD} / 2) 的直流电平偏移。虽然示例中使用1:1变压器,但也可选择升压变压器以降低驱动要求。减小输入驱动器(如运算放大器)的信号摆幅,可改善整体失真。一般来说,MAX1180在全差分输入信号下具有更好的SFDR和THD性能,尤其是在高输入频率时。
使用如MAX4108等放大器,可提供高速、高带宽、低噪声和低失真的性能,保持输入信号的完整性。
在数字通信中常用的正交幅度调制(QAM)应用中,MAX1180与MAX2451正交解调器配合使用,可恢复和数字化I和Q基带信号。在被MAX1180数字化之前,混频后的信号组件可通过匹配的模拟滤波器(如奈奎斯特或脉冲整形滤波器)进行滤波,以去除混频过程中的不需要图像,提高整体信噪比(SNR)性能,最小化符号间干扰。
MAX1180需要高速电路板布局设计技术。旁路电容应尽可能靠近器件,最好与ADC在同一侧,使用表面贴装器件以减小电感。将VDD、REFP、REFN和COM通过两个并联的0.1µF陶瓷电容和一个2.2µF双极性电容旁路到地,数字电源(OVDD)到OGND的旁路也遵循相同规则。多层板采用单独的接地和电源平面可提供最高的信号完整性。可考虑使用分割接地平面,使模拟接地(GND)和数字输出驱动接地(OGND)在ADC封装的物理位置相匹配,两个接地平面应在单点连接,以避免噪声数字接地电流干扰模拟接地平面。连接点的理想位置可通过实验确定,可使用低值表面贴装电阻(1Ω - 5Ω)、铁氧体磁珠或直接短路进行连接。或者,如果接地平面与任何噪声数字系统接地平面(如下游输出缓冲器或DSP接地平面)充分隔离,所有接地引脚可共享同一接地平面。高速数字信号走线应远离任一通道的敏感模拟走线,确保模拟输入线相互隔离,以最小化通道间串扰。所有信号线应尽量短,避免90度转弯。
MAX1180作为一款高性能低功耗的10位ADC,凭借其出色的动态性能、低功耗设计、灵活的参考与输出配置以及良好的散热设计,在成像、仪器仪表和数字通信等领域具有广阔的应用前景。在实际设计中,我们需要深入理解其工作原理、电气特性和设计要点,合理选择应用电路和布局布线,以充分发挥其性能优势。同时,对于不同的应用场景,我们还需要根据具体需求对各项参数进行权衡和优化,例如在高输入频率场景下,要特别关注时钟抖动对SNR的影响。你在使用类似ADC过程中遇到过哪些问题呢?欢迎留言分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !