MPC533/MPC534微控制器产品剖析

在电子设计领域，微控制器是众多项目的核心组件。今天我们要深入探讨的是NXP（原飞思卡尔半导体）的MPC533/MPC534微控制器，它属于摩托罗拉MPC500 RISC微控制器家族。接下来，我们将详细了解它的各项特性、与其他产品的对比以及相关的技术细节。

文件下载：MPC534CZP40.pdf

产品概述

MPC533和MPC534在功能上有一些差异，主要体现在闪存代码压缩方面。MPC533拥有512KB的闪存，但不支持代码压缩；而MPC534同样具备512KB闪存，并且支持代码压缩功能。

关键特性

高性能CPU系统

• RISC MCU中央处理器（RCPU）：采用32位单发射PowerPC核心，具备精确的异常模型和64位浮点单元（FPU）。MPC534支持代码压缩，可减少内部/外部闪存的使用量（代码最多可减少50%），且该功能针对汽车（非缓存）应用进行了优化。同时，它还提供了广泛的系统开发支持，如片上观察点和断点、程序流跟踪等。
• MPC500系统接口（USIU）：具有系统配置和保护功能，包括周期性中断定时器、总线监视器、软件看门狗定时器、实时时钟（RTC）、PPC递减器和时基等。它还具备时钟合成器、电源管理、复位控制器等功能。其外部总线接口能承受5V输入，提供2.6V输出，并支持多主设计。增强型中断控制器支持多达8个外部和40个内部中断，简化了中断结构，减少了中断处理时间。此外，USIU支持双映射，可将部分内部/外部内存映射到另一个外部内存，外部总线支持非环绕突发指令提取，每个内存周期最多可提取8条指令。
• 突发缓冲控制器（BBC）模块：支持增强型中断控制器（EIC）和增强型异常表重定位功能，包含分支目标缓冲器。它还拥有2KB的解压缩RAM（DECRAM）用于代码压缩，当不使用代码压缩功能时，该RAM也可作为通用RAM使用。
• 灵活的内存保护单元：在BBC和L2U中具有灵活的内存保护单元（MPU），一个全局条目中提供默认属性，支持推测访问，最多支持8个内存区域，其中4个用于数据，4个用于指令。
• 内存控制器：通过内存控制器提供4个灵活的芯片选择，具有24位地址和32位数据总线，支持4KB到16MB（数据）或4GB（指令）的区域大小，支持增强型外部突发，最多8节拍传输突发，最小总线事务为两个时钟周期，可与SRAM、EPROM、闪存和其他外设配合使用，具备字节选择或写使能功能，32位地址解码带有位掩码，有4个区域。
• 512KB的CDR3闪存EEPROM内存（UC3F）：为一个512KB的模块，支持页面读取模式，可按块（64KB）擦除，需要外部4.75 - 5.25V的VFLASH电源进行编程、擦除和读取操作，在25°C时典型的写入/擦除周期耐力为100,000次，典型的数据保留时间为100年。
• 32KB静态RAM（CALRAM）：由一个32KB的CALRAM模块组成，包括28KB的静态RAM和4KB的校准（覆盖）RAM，允许对基于闪存的常量进行校准。有8个512字节的覆盖区域，支持单时钟快速访问，也有两个时钟周期访问选项以节省电源，具备保持活动电源（IRAMSTBY）以保留数据。
• 通用I/O支持（GPIO）：在单芯片模式下，24个地址引脚和32个数据引脚可用于通用I/O，MIOS14中有16个GPIO，许多外设引脚在不用于主要功能时也可作为GPIO使用。外部总线引脚提供2.6V输出，具备5V输出并带有压摆率控制。

Nexus调试端口（3类）

符合IEEE - ISTO 5001 - 1999的3类标准，支持通过分支跟踪消息（BTM）进行程序跟踪，通过数据写消息（DWM）和数据读消息（DRM）进行数据跟踪，通过所有权跟踪消息（OTM）进行所有权跟踪。可通过READI读写访问协议在运行时访问片上内存映射和特殊用途寄存器（SPRs），通过辅助端口进行观察点消息传递，具有9或16个全双工辅助引脚接口以实现中高可见性吞吐量，所有功能可通过辅助端口进行配置和控制，具备生产环境的安全功能，支持通过辅助端口进行RCPU调试模式，READI模块可独立于系统复位进行复位。

集成I/O系统

• 22通道模块化I/O系统（MIOS14）：包含六个模数计数器子模块（MCSM）、10个双动作子模块（DASM）、12个专用PWM子模块（PWMSM）和一个MIOS14 16位并行端口I/O子模块（MPIOSM）。
• 增强型排队模数转换器模块（QADC64E）：通过内部复用提供总共16个模拟通道，直接支持多达4个外部复用器，通过外部复用在QADC64E模块上最多可提供41个总输入通道。可通过软件配置为增强模式或传统（MPC555兼容）模式，未使用的模拟通道可作为数字输入/输出引脚，在增强模式下所有通道都可作为GPIO。具备10位A/D转换器和内部采样/保持功能，典型转换时间小于5μs（200K样本/秒），有两个可变长度的转换命令队列，可由外部边缘触发、软件命令、QADC64E模块内的周期性/间隔定时器（可分配给队列1和2）或外部门控触发（仅队列1）启动自动队列模式，有64个结果寄存器，输出数据可右对齐或左对齐，有符号或无符号，具备备用参考输入（ALTREF），可在转换命令字（CCW）中进行控制。
• 一个CAN 2.0B控制器（TouCAN）模块：提供16个消息缓冲区，可编程I/O模式，可屏蔽中断，独立于传输介质（假设使用外部收发器），具有开放网络架构和多主概念，对EMI具有高抗扰性，高优先级消息的延迟时间短，具备低功耗睡眠模式，可在总线活动时可编程唤醒。
• 排队串行多通道模块（QSMCM）：包含一个排队SPI和两个SCI，与MPC555的QSMCM功能完全匹配。排队SPI提供全双工通信端口用于外设扩展或处理器间通信，最多可进行32次预编程传输，减少开销，是同步串行接口，波特率最高可达系统时钟的1/4，有四个可编程外设选择引脚，通过外部解码支持多达16个设备，通过内部解码支持多达8个设备，特殊的环绕模式允许对串行外设进行连续采样，以便与串行模数（A/D）转换器高效接口。SCI的UART模式提供NRZ格式和半双工或全双工接口，一个SCI上有16个寄存器接收缓冲区和16个寄存器发送缓冲区，具备高级错误检测和可选的奇偶校验生成与检测功能，字长可编程为8位或9位，有单独的发送器和接收器使能位，数据采用双缓冲，唤醒功能允许CPU在检测到真正的空闲线或接收到新地址字节之前不间断运行。
• 外设引脚复用（PPM）：是微处理器和外部设备之间的同步串行接口，可通过PPM复用两个内部并行数据源，即MIOS14的12个PWM通道和4个MDA通道，以及内部GPIO的16个通用输入和16个通用输出。软件可配置流大小、基于系统时钟的时钟（TCLK）和时钟模式（SPI模式和TDM模式），还支持软件选择的操作模式（连续模式和开始 - 发送 - 接收（STR）模式）以及软件可配置的内部模块互连（短路）。

与MPC555的比较

MPC533是MPC555的派生产品，大多数功能特性在MPC533上保持不变，但也存在一些差异：	模块	MPC555	MPC533
CPU核心	相同
BBC	基本	增强型代码压缩（带有2KB DECRAM的类方案，仅MPC534支持代码压缩）
L2U	相同
SRAM	26KB	32KB校准SRAM，具备覆盖功能
闪存	448KB CMF（2个模块，256KB和192KB）	512KB UC3F（1个模块）
USIU	基本	增强型中断控制器
JTAG	通过RCW选择	在PORESET时选择
READI	无	新的调试模块（3类Nexus IEEE - ISTO 5001 - 1999）
UIMB	相同
QADC64	2个	1个增强型
QSMCM	1个相同
MIOS	MIOS1	MIOS14，增加4个PWMSM和4个MCSM，无实时时钟
TouCAN	2个相同	1个
PPM	-	新模块

SRAM保持活动电源行为

一个保持活动电源引脚（IRAMSTBY）为RAM提供保持活动电源。该引脚可通过内部并联稳压器直接由电池供电，或使用小电池用于备用。当MPC533断电时，IRAMSTBY电源为32KB CALRAM和2KB BBC DECRAM模块供电。

地址映射

MPC533的内部内存映射组织为一个单一的4MB块，用户可通过对USIU中的寄存器（IMMR[ISB]）进行编程，将该块分配到八个位置之一，这八个可能的位置是从地址0x0000 0000开始的前八个4MB内存块。内部内存空间分为闪存（512KB）、CALRAM静态RAM内存（32KB）、控制寄存器和IMB3模块（64KB）等部分。

引脚图

文档中提供了MPC533的引脚图，对于硬件设计人员来说，这是进行电路连接和布局的重要参考。

支持文档列表

包括MPC555用户手册（MPC555UM/AD）、MPC533参考手册（MPC533RM/D）、RCPU参考手册（RCPURM/AD）、Nexus标准规范（非摩托罗拉文档）、Nexus网站（http://www.nexus5001.org/）以及IEEE 1149.1规范（非摩托罗拉文档）等，这些文档为开发者提供了更详细的技术信息和指导。

MPC533/MPC534微控制器以其丰富的功能和高性能，在众多应用领域具有广阔的应用前景。电子工程师们在设计相关项目时，可以根据具体需求充分利用其特性，实现更高效、更稳定的系统设计。你在使用类似微控制器时遇到过哪些问题呢？欢迎在评论区分享你的经验。