探秘SCF5249集成ColdFire®微处理器：性能与应用的深度剖析

在电子工程领域，微处理器的性能和功能对于产品的成功至关重要。今天，我们将深入探讨Freescale Semiconductor的SCF5249集成ColdFire®微处理器，从其特点、功能到电气特性，全方位解析这款处理器的魅力。

文件下载：SCF5249LAG120.pdf

1. 处理器概述

SCF5249最初设计用于MP3音乐播放器，尤其是便携式MP3 CD播放器，作为系统控制器/解码器。它采用32位ColdFire核心，配备增强型乘法累加（EMAC）单元，为MP3解码、文件管理和系统控制所需的控制代码和信号处理提供了最佳性能和代码密度。同时，它还具备低功耗特性，如硬连线CD ROM解码器、先进的0.18um CMOS工艺技术、1.8V核心电源和片上96KByte SRAM。MP3解码所需的CPU带宽不到20MHz，并且可以在片上SRAM中运行，仅在数据输入和输出时进行外部访问。

此外，SCF5249还是一款出色的通用系统控制器，在140MHz的频率下，性能超过125 Dhrystone 2.1 MIPS，且价格极具竞争力。其集成的外设和EMAC单元使其在某些应用中可以替代微控制器和DSP。大多数外设引脚还可以重新映射为通用I/O引脚。

1.1 可选部件编号

SCF5249有多种可选部件编号，不同的编号对应不同的时钟频率、封装类型和工作温度范围。具体信息如下表所示：	可订购部件编号	最大时钟频率	封装类型	工作温度范围	部件状态
SCF5249LPV120	120 MHz	144引脚QFP	-20 °C至70 °C	含铅
SCF5249LAG120	120 MHz	144引脚QFP	-20 °C至70 °C	无铅
SCF5249VF140	140 MHz	160球MAPBGA	-20 °C至70 °C	含铅
SCF5249VM140	140 MHz	160球MAPBGA	-20 °C至70 °C	无铅

1.2 处理器特性

SCF5249集成了一个运行在140MHz的V2 ColdFire®处理器核心，并配备了以下模块：

• DMA控制器：具有4个DMA通道，支持双地址和单地址传输，具备32位数据传输能力，可实现内存到内存的传输，并具有中断功能。
• 增强型乘法累加单元（EMAC）：支持32x32位和16x16位操作数的单周期乘法累加运算，支持有符号、无符号、整数和定点小数输入操作数，拥有四个48位累加器。
• 8-KByte直接映射指令缓存：时钟频率加倍，与微处理器核心速度匹配，具备刷新功能，非阻塞缓存可快速访问关键代码和数据。
• 96-KByte SRAM：分为两个存储体，SRAM0（32K）和SRAM1（64K），可提供单周期访问关键代码和数据，支持DMA对SRAM1的请求。
• 音频接口：支持IEC958输入和输出，提供四个串行Philips IIS/Sony EIAJ接口，支持主从操作。
• CD文本接口：允许CD子代码接口（仅发送器）。
• 双通用同步/异步接收器/发送器（双UART）：全双工操作，具备波特率发生器、调制解调器控制信号和DMA中断能力。
• 排队串行外设接口（QSPI）：可编程队列支持多达16次传输，无需用户干预，支持8至16位的传输大小，支持多种波特率，具备可编程延迟和时钟相位极性。
• 双16位通用多模式定时器：时钟源可从外部、CPU时钟/2和CPU时钟/32中选择，具有8位可编程预分频器，具备处理器中断能力。
• IDE/智能媒体接口：允许直接连接到IDE硬盘驱动器或其他IDE外设。
• 模拟/数字转换器：12位分辨率，4个多路复用输入。
• 闪存卡接口：支持Sony MemoryStick兼容设备和SD卡等闪存媒体。
• 双I²C接口：支持EEPROM、LCD控制器、A/D转换器、键盘等设备的芯片间总线接口，具备主从模式和多主支持。
• 系统调试支持：提供实时指令跟踪、背景调试模式、调试异常处理能力和实时调试支持。
• 系统接口：无胶合总线接口，支持四个芯片选择和DRAMC，具备可编程中断控制器和44个可编程通用输入、46个可编程通用输出（160 MAPBGA封装）。
• 时钟：时钟倍增PLL，可编程频率。
• 电源：1.8V核心，3.3V I/O。
• 封装：160引脚MAPBGA封装（140 MHz合格）和144引脚QFP封装（120 MHz合格）。

2. 功能模块详解

2.1 ColdFire V2核心

ColdFire V2核心由两个独立的、解耦的流水线结构组成，以最大化性能并最小化核心尺寸。指令获取流水线（IFP）是一个两级流水线，用于预取指令。预取的指令流随后进入两级操作数执行流水线（OEP），该流水线解码指令、获取所需操作数并执行所需功能。由于IFP和OEP流水线通过一个作为FIFO队列的指令缓冲区解耦，IFP可以在OEP实际使用指令之前预取指令，从而最大限度地减少等待指令的时间。OEP采用传统的RISC数据路径，具有双读端口寄存器文件和算术逻辑单元（ALU）。

2.2 DMA控制器

SCF5249提供四个完全可编程的DMA通道，用于快速数据传输。支持单地址和双地址模式，具备编程突发和周期窃取功能。数据传输可选择8、16、32或128位。支持打包和解包操作。两个内部音频通道和双UART可以与DMA通道一起使用，所有通道都可以执行内存到内存的传输。DMA控制器具有用户可选择的24位或16位计数器和可编程的DMA异常处理程序，但不支持外部请求。

2.3 增强型乘法和累加模块（EMAC）

集成的EMAC单元提供了一组通用的DSP操作，并增强了ColdFire架构中的整数乘法指令。EMAC在三个相关领域提供功能：更快的有符号和无符号整数乘法、支持有符号和无符号操作数的新乘法累加操作以及新的杂项寄存器操作。支持16x16和32x32乘法以及48位累加，同时支持有符号和无符号整数以及有符号定点小数输入操作数的全套扩展。EMAC对32x32位乘法指令采用单时钟发出，并实现了四级执行流水线。

2.4 指令缓存

指令缓存通过在单个时钟周期内为执行单元提供缓存的指令来提高系统性能。SCF5249处理器使用8K字节的直接映射指令缓存，在140 MHz下可实现125 MIPS的性能。缓存通过物理地址访问，每个16字节的行由一个地址标签和一个有效位组成。指令缓存还包括一个用于16位和8位端口大小的突发接口，以快速填充缓存行。

2.5 内部96-KByte SRAM

96-KByte的片上SRAM分为两个存储体，SRAM0（32K）和SRAM1（64K），为ColdFire核心提供单时钟周期访问。该SRAM可以存储处理器堆栈和关键代码或数据段，以最大限度地提高性能。第二个存储体的内存可以在DMA下访问。

2.6 DRAM控制器

SCF5249 DRAM控制器为多达两个DRAM存储体提供无胶合接口，每个存储体最大可达32 MBytes。控制器支持16位数据总线，独特的寻址方案允许在不重新布线地址线和电路板的情况下增加系统内存大小。控制器可在页面模式、非页面模式和突发页面模式下操作，并支持SDRAM。

2.7 系统接口

SCF5249提供与16位端口大小的SRAM、ROM和外围设备的无胶合接口，可独立可编程控制芯片选择和写使能信号的断言和否定。同时，它还支持突发ROM。

2.8 外部总线接口

总线接口控制器在ColdFire核心或DMA与内存、外设或外部总线上的其他设备之间传输信息。外部总线接口提供23位地址总线空间、16位数据总线、输出使能和读写信号，实现了支持突发操作的扩展同步协议。

2.9 串行音频接口

SCF5249数字音频接口提供四个串行Philips IIS/Sony EIAJ接口。一个接口为4针（1位时钟、1字时钟、1数据输入、1数据输出），其他三个接口为3针（1位时钟、1字时钟、1数据输入或输出）。串行接口对最小采样频率没有限制，最大采样频率由位时钟输入的最大频率决定，为内部系统时钟频率的1/3。

2.10 IEC958数字音频接口

SCF5249有两个数字音频输入接口和一个数字音频输出接口。有四个数字音频输入引脚和两个数字音频输出引脚。内部多路复用器选择四个输入之一作为数字音频输入接口。一个数字音频输出接口有两个IEC958输出，一个输出携带专业“c”通道，另一个携带消费“c”通道，其余数据相同。IEC958输出可以采用内部IEC958发生器的输出，也可以多路复用四个IEC958输入之一。

2.11 音频总线

音频接口连接到一个内部总线，该总线携带所有音频数据。每个接收器将接收到的数据放置在音频总线上，每个发送器从音频总线上获取数据进行传输。每个发送器都有一个源选择寄存器。除了音频接口外，还有六个CPU可访问的寄存器连接到音频总线。其中三个寄存器允许从音频总线读取数据并选择音频源，另外三个寄存器提供向音频总线写入数据的路径，并可以被发送器选择为音频源。通过这些寄存器，CPU可以访问音频样本进行处理。音频可以从接收器路由到发送器，而无需核心处理数据，因此音频总线可以用作数字音频数据开关，也可用于音频格式转换。

2.12 CD-ROM编码器/解码器

SCF5249能够在硬件中处理CD-ROM扇区，处理符合CD-ROM和CD-ROM XA标准。CD-ROM解码器在硬件中执行以下功能：扇区同步识别、扇区解扰、模式1、模式2形式1和模式2形式2扇区的CRC校验和验证，但不执行第三层错误纠正。CD-ROM编码器在硬件中执行以下功能：扇区同步识别、扇区加扰、模式1、模式2形式1和模式2形式2扇区的CRC校验和插入，第三层错误编码需要在软件中完成，单速情况下大约需要5 - 10 MHz的性能。

2.13 双UART模块

该模块包含两个全双工UART，具有独立的接收和发送缓冲区。数据格式可以是5、6、7或8位，具有偶数、奇数或无校验位，最多2个停止位，以1/16为增量。四字节接收缓冲区和两字节发送缓冲区可最小化CPU服务调用。双UART模块还提供了多种错误检测和可屏蔽中断功能。调制解调器支持包括请求发送（RTS）和清除发送（CTS）线。系统时钟通过可编程预分频器提供时钟功能，可选择全双工、自动回显环回、本地环回和远程环回模式。可编程双UART可以在各种正常或错误条件事件下中断CPU。

2.14 排队串行外设接口QSPI

QSPI模块提供具有排队传输能力的串行外设接口，一次支持多达16次堆叠传输，无需在传输之间进行CPU干预。在140 MHz的CPU时钟下，传输速度可达37 Mbits/秒。QSPI仅支持主模式操作。

2.15 定时器模块

定时器模块包括两个通用定时器，每个定时器包含一个自由运行的16位定时器，可用于以下三种模式之一：

• 定时器捕获：该模式通过外部事件捕获定时器值。
• 输出捕获：该模式在定时器达到设定值时触发外部信号或中断CPU。
• 事件计数器：该模式对外部事件进行计数。

定时器单元具有一个8位预分频器，允许对从系统时钟导出的时钟输入频率进行编程。除了从总线时钟（CPU时钟/2）导出的÷1和÷16时钟外，可编程定时器输出引脚可以生成低电平有效脉冲或切换输出。

2.16 IDE和SmartMedia接口

SCF5249系统总线允许通过最少的外部硬件连接IDE硬盘驱动器和SmartMedia闪存卡。外部硬件包括地址和数据的总线缓冲器，旨在减少总线上的负载并防止SDRAM和闪存访问传播到IDE总线。缓冲器的控制信号在SCF5249中生成。

2.17 模拟/数字转换器（ADC）

四通道ADC基于Sigma-Delta概念，具有12位分辨率。ADC的数字部分在内部提供，模拟电压比较器和外部积分电路（电阻/电容）必须在外部提供，由ADC输出驱动。当ADC测量周期完成时，提供软件中断。

2.18 闪存卡接口

该接口与Sony MemoryStick和SecureDigital兼容，但不提供对MagicGate的硬件支持。

2.19 I²C模块

两线I²C总线接口符合Philips I²C总线标准，是一个双向串行总线，用于在设备之间交换数据。I²C总线最小化了终端系统中设备之间的互连，最适合需要在多个设备之间进行偶尔快速通信的应用。总线电容和唯一地址的数量限制了最大通信长度和可连接设备的数量。

2.20 芯片选择

两个可编程芯片选择输出提供信号，实现与外部内存和外围电路的无胶合连接。基地址、访问权限和自动等待状态插入可以通过配置寄存器进行编程。这些信号还可以连接到16位端口。CS0在复位后激活，用于从外部FLASH/ROM启动。

2.21 GPIO接口

共有44个通用输入和46个通用输出可用，这些信号与各种其他信号复用。八个GPIO输入具有边缘敏感中断能力。

2.22 中断控制器

中断控制器提供对总共57个中断的用户可编程控制。有49个内部中断源，此外，还有8个GPIO可以在引脚的上升或下降沿产生中断。所有中断都是自动向量的，中断级别是可编程的。

2.23 JTAG

为了帮助进行系统诊断和制造测试，SCF5249包括符合IEEE 1149.1A标准的专用用户可访问测试逻辑，通常称为联合测试行动组（JTAG）。有关更多信息，请参考IEEE 1149.1A标准。Freescale提供用于JTAG测试的BSDL文件。

2.24 系统调试接口

ColdFire处理器核心调试接口支持实时指令跟踪和调试，以及背景调试模式。背景调试模式（BDM）接口提供系统调试功能。在实时指令跟踪中，四个状态线实时提供处理器活动信息（PST引脚）。一个四位宽的调试数据总线（DDATA）显示操作数数据和流程更改地址，有助于跟踪机器的动态执行路径。

2.25 晶体和片上PLL

通常，对于CD R/W应用，使用外部16.92 MHz或33.86 MHz时钟输入；对于便携式CD播放器应用，11.2896 MHz时钟更为实用。然而，片上可编程PLL生成处理器时钟，允许使用几乎任何低频外部时钟（5 - 35 MHz）。提供两个时钟输出（MCLK1和MCLK2）作为音频主时钟，输出频率可编程为Fxtal、Fxtal/2、Fxtal/3和Fxtal/4。Fxtal/3选项仅在连接33.86 MHz晶体时可用。SCF5249通过16位脉冲密度调制输出支持振荡器的VCO操作，使用此模式可以将振荡器锁定到传入的IEC958或IIS信号的频率。最大调整量取决于振荡器的类型和设计，通常，晶体振荡器的调整量可达±100 ppm，LC振荡器的调整量超过±1000 ppm。

3. 信号描述

3.1 信号索引

SCF5249的输入和输出信号根据相关功能进行分组，包括地址、读写控制、输出使能、数据、SDRAM控制、芯片选择、ISA总线、总线缓冲器、I²C模块、串行模块、定时器模块、串行音频接口、数字音频接口、子代码接口、模拟/数字转换器、安全数字/记忆棒卡接口、排队串行外设接口、晶体调整、时钟输出、调试和测试信号等。具体信号信息如下表所示：	信号名称	助记符	功能	输入/输出	复位状态
地址	A[23:1] A[25]/GPO8	23条地址线，地址线25与gpo8复用	输出	X
读写控制	RW_b	总线写使能 - 指示正在进行读或写周期	输出	H