解析AD5683R/AD5682R/AD5681R/AD5683：高性能nanoDAC+家族的魅力

在电子设计领域，数模转换器（DAC）是连接数字世界和模拟世界的关键桥梁。今天，我们将深入探讨Analog Devices推出的AD5683R/AD5682R/AD5681R/AD5683系列，这是nanoDAC+家族的成员，以其卓越的性能和小巧的封装，在众多应用场景中展现出独特的优势。

文件下载：AD5682R.pdf

产品概述

AD5683R/AD5682R/AD5681R/AD5683是低功耗、单通道、16/14/12位缓冲电压输出DAC。除AD5683外，其他型号默认启用内部2.5V参考电压，漂移仅为2 ppm/°C。输出范围可编程为0V至VREF或0V至2×VREF，所有器件均采用2.7V至5.5V单电源供电，设计上保证单调输出。它们提供2.00 mm × 2.00 mm、8引脚LFCSP或10引脚MSOP两种封装选择，适用于对空间要求苛刻的应用。

产品特性

高精度与低漂移

• 高相对精度（INL）：AD5683R/AD5683在16位时最大INL为±2 LSB，确保了输出的准确性。
• 低漂移参考电压：内部2.5V参考电压的典型温度系数为2 ppm/°C，最大为5 ppm/°C，有效减少了温度变化对输出的影响。

灵活的输出配置

• 可选输出范围：用户可以根据需求选择2.5V或5V的输出跨度，或者VREF或2×VREF，增强了产品的适应性。

小封装与高性能

• 超小封装：2 mm × 2 mm、8引脚LFCSP封装，节省了电路板空间。
• 高驱动能力：能够提供20 mA的驱动电流，满足多种负载需求。

低功耗与宽温度范围

• 低功耗设计：在3.3V供电时功耗仅为1.2 mW，延长了电池供电设备的续航时间。
• 宽工作温度范围：从−40°C到+105°C，适用于各种恶劣环境。

强大的保护功能

• ESD保护：具备4 kV HBM ESD保护，提高了产品的可靠性。

应用领域

这些特性使得AD5683R/AD5682R/AD5681R/AD5683在多个领域得到广泛应用，如过程控制、数据采集系统、数字增益和偏移调整以及可编程电压源等。在这些应用中，高精度、低漂移和小封装的优势能够显著提升系统的性能和可靠性。

工作原理

数模转换

AD5683R/AD5682R/AD5681R分别为16位、14位和12位串行输入、电压输出DAC，通过3线串行接口以24位字格式写入数据。内部的上电复位电路确保DAC输出在上电时为零刻度，软件掉电模式可将典型电流消耗降低至最大2 µA。

传输函数

输入编码为直二进制，理想输出电压由以下公式计算：

• AD5683R：(V{OUT }(D)= Gain × V{R E F} timesleft[frac{D}{65,536}right])
• AD5682R：(V{OUT }(D)= Gain × V{R E F} timesleft[frac{D}{16,384}right])
• AD5681R：(V{OUT }(D)= Gain × V{R E F} timesleft[frac{D}{4096}right])

其中，D是加载到DAC寄存器的二进制代码的十进制等效值，Gain是输出放大器的增益，默认设置为×1，也可通过写控制寄存器中的增益位设置为×2。

DAC架构

采用分段串DAC架构，内部输出缓冲器确保输出的稳定性。内部参考电压默认开启，可通过写控制寄存器禁用；也可使用外部参考电压，只需将VREF引脚配置为输入，并在连接外部参考之前禁用内部参考。输出缓冲器为输入/输出轨到轨设计，增益位可设置分段串DAC增益为×1或×2，能够驱动10 nF电容与2 kΩ电阻并联的负载。

串行接口

接口类型

该系列使用3线串行接口，兼容SPI模式1和模式2，以及完全同步接口如SPORT。通过拉低SYNC引脚，内部输入移位寄存器被启用，数据在SCLK的下降沿采样到输入移位寄存器中。SYNC引脚必须保持低电平，直到24位数据字从SDI引脚加载完成。

短写操作（仅AD5681R）

AD5681R的SPI串行接口允许在需要时使用较少的时钟传输数据。如果在16到24个时钟边缘之间将SYNC拉高，则被解释为有效写入，仅解码前16位；如果在16个下降时钟边缘之前将SYNC拉高，则串行写入被忽略。

SDO引脚

AD5683R的SDO引脚有两个用途：读取DAC寄存器的内容和实现菊花链模式。该引脚包含推挽输出，内部有弱下拉电阻，数据在SCLK的上升沿从SDO输出。

菊花链连接

菊花链连接可减少控制IC所需的引脚数量。将一个封装的SDO引脚连接到下一个封装的SDI引脚，由于后续设备之间线路的传播延迟，可能需要增加时钟周期。默认情况下，SDO引脚禁用，要启用菊花链操作，需在写控制寄存器中设置DCEN位。

内部寄存器

输入移位寄存器

宽度为24位，串行数据按MSB优先（DB23）加载，前四位为命令位C3到C0，后面是数据位。命令在SYNC的上升沿解码。

输入寄存器

作为预加载新数据的缓冲区，不直接控制VOUT引脚的电压。可通过硬件（LDAC引脚）或软件（命令2）将其内容传输到DAC寄存器。

DAC寄存器

控制VOUT引脚的电压，可通过命令更新，也可接收输入寄存器的内容。

命令功能

• 写输入寄存器：允许为DAC寄存器预加载新值。
• 更新DAC寄存器：将输入寄存器的内容传输到DAC寄存器，相当于软件LDAC。
• 写DAC寄存器：更新DAC寄存器，并自动刷新输入寄存器。
• 写控制寄存器：设置掉电和增益功能，启用/禁用内部参考，执行软件复位。
• 读回输入寄存器：通过SDO引脚读回输入寄存器的内容。

硬件操作

硬件LDAC

AD5683R/AD5682R/AD5681R/AD5683的DAC具有双缓冲接口，LDAC将数据从输入寄存器传输到DAC寄存器，从而更新输出。在数据时钟输入到输入移位寄存器时，保持LDAC高电平；在SYNC拉高后，将LDAC拉低，输出DAC在LDAC的下降沿更新。

硬件RESET

RESET是低电平有效信号，将输入和DAC寄存器设置为零刻度，控制寄存器设置为默认值。需要将RESET保持低电平75 ns以完成操作。当RESET信号返回高电平时，输出保持零刻度，直到编程新值。在RESET引脚为低电平时，器件忽略任何新命令。

设计注意事项

电源上电顺序

由于数字引脚和模拟引脚有二极管限制电压合规性，应先给GND供电，再给(V{DD})、(V{OUT})和(V{LOGIC})施加电压，理想的上电顺序为GND、(V{DD})、(V{LOGIC})、(V{REF})，然后是数字输入。

推荐调节器

可使用Analog Devices的ADP7118和ADP162分别为模拟和数字电源生成所需的电压。

布局指南

• 电源和地布局：将AD5683R/AD5682R/AD5681R/AD5683放置在模拟平面上，每个电源引脚附近应并联10 µF钽珠电容和0.1 µF低ESR、低ESI陶瓷电容，以提供高频低阻抗接地路径。
• 散热设计：对于多设备的系统，可提供散热能力以利于功率消散。LFCSP封装的器件有暴露焊盘，应连接到GND，设计时可通过热过孔提高散热性能，增加GND平面可提供自然散热效果。

总结

AD5683R/AD5682R/AD5681R/AD5683系列nanoDAC+以其高精度、低漂移、小封装和灵活的配置，为电子工程师在设计数模转换电路时提供了一个优秀的选择。在实际应用中，合理利用其特性和遵循设计注意事项，能够充分发挥其性能优势，提升系统的整体性能。你在使用这类DAC时遇到过哪些挑战呢？欢迎在评论区分享你的经验。