电子说
在电子设计领域,直接数字合成器(DDS)凭借其卓越的频率合成能力和灵活性,成为众多应用的核心组件。AD9915作为一款性能卓越的DDS,以其2.5 GSPS的内部时钟速度和集成的12位DAC,在频率合成领域展现出强大的竞争力。本文将深入剖析AD9915的特性、工作原理、性能指标以及应用场景,为电子工程师提供全面的参考。
文件下载:AD9915.pdf
AD9915具备2.5 GSPS的内部时钟速度,能够实现快速的频率切换和精细的频率调节。其频率调谐分辨率高达135 pHz,16位的相位调谐分辨率和12位的幅度缩放功能,为精确的信号生成提供了有力支持。
该器件支持自动线性和非线性频率扫描,具备相位调制和幅度调制能力,还支持多芯片同步,可满足复杂的调制需求。此外,它拥有8个频率/相位偏移配置文件,方便用户根据不同的应用场景进行灵活设置。
AD9915提供32位并行数据路径接口,支持串行或并行输入/输出控制,可与多种微控制器和处理器轻松接口。同时,它具备软件和硬件控制的掉电功能,能有效降低功耗。
其相位噪声低至 -128 dBc/Hz(在978 MHz处偏移1 kHz),宽带无杂散动态范围(SFDR)小于 -57 dBc,保证了输出信号的高质量。
AD9915具有单音模式、配置文件调制模式、数字斜坡调制模式、并行数据端口调制模式和可编程模量模式五种工作模式。这些模式可独立启用,也可同时使用,为用户提供了前所未有的灵活性。
在单音模式下,DDS信号控制参数直接来自配置文件编程寄存器。用户可通过选择不同的配置文件,实现不同的频率、相位和幅度设置。
该模式下,用户可通过三个外部配置文件引脚(PS[2:0])选择所需的配置文件,实现FSK、PSK或ASK调制。配置文件的更改需满足SYNC_CLK上升沿的建立和保持时间。
数字斜坡调制模式通过数字斜坡发生器(DRG)直接调制DDS的频率、相位或幅度参数。用户可通过编程相应的寄存器,控制斜坡的特性,如扫描范围、步长和步率。
在并行数据端口调制模式下,调制后的DDS信号控制参数直接从32位并行数据端口提供。功能引脚定义了32位数据字如何应用于DDS信号控制参数。
可编程模量模式允许用户使用DRG作为辅助累加器,改变DDS核心的频率方程,实现分母不限于2的幂的分数合成。
为避免多个数据源驱动同一DDS信号控制参数时产生冲突,AD9915内置了优先级系统。可编程模量模式具有最高优先级,其次是DRG模式、配置文件调制模式,并行数据端口调制模式优先级最低。
AD9915的电源电压包括1.8 V和3.3 V,不同电源引脚的电压范围和电流消耗有所不同。在总功耗方面,根据不同的工作模式和功能启用情况,功耗有所变化。例如,在单音模式下,禁用可编程模量和线性扫描,禁用幅度缩放时,PLL禁用时的基本DDS功率为2138 - 2797 mW,PLL启用时为2237 - 2890 mW。
REF_CLK输入频率范围在PLL旁路时为500 - 2500 MHz,系统时钟(SYSCLK)在PLL启用时,VCO频率范围为2400 - 2500 MHz。DAC输出频率范围在第一奈奎斯特区为0 - 1250 MHz,输出电阻为50 Ω,输出电容为1 pF。宽带SFDR和窄带SFDR在不同输出频率下有相应的指标要求。
进入和离开掉电模式所需的时间分别为45 ns和250 ns,DAC校准时间和PLL校准时间根据不同的条件有所不同。并行端口和串行端口的读写时序也有明确的规定。
DDS核心生成参考信号,其输出频率由频率调谐字(FTW)控制,相对相位由16位相位偏移字(POW)控制,相对幅度由12位幅度缩放因子(ASF)控制。当AD9915被编程为调制DDS信号控制参数时,最大调制采样率为1/16 fSYSCLK。
AD9915集成了12位电流输出DAC,输出电流以平衡信号形式提供,可降低共模噪声,提高信噪比。外部电阻RSET连接在DAC_RSET引脚和AGND之间,用于建立参考电流,推荐值为3.3 kΩ。
每次上电和REF CLK或内部系统时钟改变后,必须手动设置并清除CFR4控制寄存器中的DAC CAL使能位,以启动内部校准程序,优化内部DAC时序的建立和保持时间。
DAC输出信号是经过采样的正弦波,需要通过外部重建滤波器去除采样过程中的伪像和滤波器带宽外的杂散信号。滤波器的设计对整体信号性能有重要影响。
AD9915支持多种方式产生内部SYSCLK信号,可直接驱动REF_CLK/REF_CLK输入引脚,也可启用内部锁相环(PLL)乘法器。PLL可使用比系统时钟频率低得多的参考时钟频率,提供了额外的灵活性。
OSK功能允许用户控制DDS的输出信号幅度,其产生的幅度数据优先于其他功能块提供的幅度数据。
DRG用于从定义的起点到终点扫描相位、频率或幅度,其输出可路由到DDS的三个信号控制参数之一。DRG的斜坡特性可完全编程,包括上下限、步长和步率。
AD9915可独立对数字核心、DAC和输入REF CLK时钟电路进行掉电操作。软件掉电通过CFR1中的三个独立掉电位控制,硬件掉电通过EXT_PWR_DWN引脚控制。
AD9915配备32位并行端口,可通过外部功能引脚(F0 - F3)配置为串行或并行模式,实现对内部寄存器的编程和对频率、相位、幅度的直接调制控制。
串行编程通过SPI接口实现,可对AD9915的所有寄存器进行读写访问。支持MSB-first或LSB-first传输格式,可配置为2线或3线接口。
并行编程包括8位或16位双向数据线,可对任何寄存器的每个字节进行读写操作,方便用户进行设计。
AD9915支持多芯片同步,通过同步电路确保多个芯片的内部时钟信号对齐。同步过程涉及REF_CLK输入信号的对齐、内部时钟发生器的同步以及SYNC_IN信号的使用。
AD9915的快速频率切换和精细调谐能力使其适用于敏捷LO频率合成,可满足通信系统中对频率灵活性的要求。
其高精度的频率合成能力可用于生成可编程时钟信号,为各种数字电路提供稳定的时钟源。
在雷达和扫描系统中,AD9915可作为FM啁啾源,提供线性调频信号。
其出色的性能指标和灵活的调制功能使其成为测试与测量设备的理想选择,可用于信号发生器、频谱分析仪等设备。
在声光设备中,AD9915可提供精确的频率和幅度控制,驱动声光调制器。
支持极性调制方案,可用于无线通信系统中的调制器设计。
快速跳频能力使其在军事通信、无线局域网等领域有广泛应用。
AD9915作为一款高性能的直接数字合成器,以其高速、高精度、丰富的调制功能和灵活的接口,为电子工程师提供了强大的工具。在实际应用中,工程师可根据具体需求选择合适的工作模式和配置,充分发挥AD9915的优势。同时,在设计过程中,需注意电源管理、时钟同步、滤波器设计等方面的问题,以确保系统的稳定性和性能。你在使用AD9915的过程中遇到过哪些挑战?又是如何解决的呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !