Renesas 3803 组（Spec.L）单芯片 8 位 CMOS 微计算机深度剖析

一、公司与产品概述

在 2010 年 4 月 1 日，NEC 电子公司与瑞萨科技公司合并，瑞萨电子公司接管了两家公司的所有业务。尽管文档中可能仍保留旧公司名称，但它实际上是一份有效的瑞萨电子文档。今天我们要详细剖析的是瑞萨 3803 组（Spec.L）单芯片 8 位 CMOS 微计算机。这一产品专为家庭产品、办公自动化设备以及需要模拟信号处理的控制系统而设计，涵盖了 A/D 转换器和 D/A 转换器等功能。

文件下载：R5F212H1SNSP#W4.pdf

二、产品特性亮点

（一）基本指令与执行时间

该微计算机拥有 71 条基本机器语言指令，最小指令执行时间可达 0.24 µs（振荡频率为 16.8 MHz 时），这为快速高效的运算提供了保障。

（二）存储容量

• ROM 与 RAM：在 16.8 MHz 振荡频率下，Mask ROM/Flash 内存可达 60 K 字节，RAM 为 2048 字节，能够满足多种应用场景的数据存储需求。
• 输入/输出端口：具备 56 个可编程输入/输出端口，方便与外部设备进行连接和数据交互。

（三）其他特性

• 中断与定时器：拥有 21 个中断源和 16 个向量，以及 16 位×1 的定时器（包括外部 8、内部 12、软件 1），可实现灵活的中断处理和定时控制。
• 串行接口：配备 8 位×2（UART 或时钟同步）和 8 位×4、8 位×1（时钟同步）的串行接口，支持多样化的数据传输方式。
• PWM 与 A/D、D/A 转换器：8 位×1 的 PWM 输出，以及 10 位×16 通道的 A/D 转换器和 8 位×2 通道的 D/A 转换器，为模拟信号处理提供了强大的支持。
• 时钟与电源：内置 2 个时钟生成电路，电源电压在不同模式和振荡频率下有明确的范围要求，如在高速模式下，16.8 MHz 振荡频率时为 4.5 至 5.5 V。

三、关键组件详细解析

（一）中央处理器（CPU）

采用标准的 740 系列指令集，部分指令的使用有所限制，如 FST 和 SLW 指令不可用，而 STP、WIT、MUL 和 DIV 指令可以使用。CPU 包含多个重要寄存器，如累加器（A）、索引寄存器 X 和 Y、堆栈指针（S）、程序计数器（PC）和处理器状态寄存器（PS）等。这些寄存器在数据操作、地址指定和状态控制等方面发挥着关键作用。例如，累加器用于主要的数据操作，堆栈指针在子程序调用和中断时指示存储区域的起始地址。

（二）存储器

• 特殊功能寄存器（SFR）区域：零页中的 SFR 区域包含 I/O 端口和定时器等控制寄存器，对设备的各种功能进行配置和管理。
• RAM：用于数据存储以及子程序调用和中断的堆栈区域。
• ROM：前 128 字节和最后 2 字节为设备测试保留区域，其余为用户存储程序的区域。在 Flash 内存版本中，保留的 ROM 区域可以进行编程/擦除。
• 中断向量区域：包含复位和中断向量，用于处理各种中断请求。
• 零页和特殊页：在零页寻址模式和特殊页寻址模式下，可仅用 2 字节访问这些区域。

（三）I/O 端口

I/O 端口具有方向寄存器，可确定每个引脚的输入/输出方向。通过设置端口拉上控制寄存器，端口可以通过程序控制上拉，但对输出端口的设置内容无影响。不同端口具有不同的功能，如 P0 和 P6 可作为 A/D 转换器输入引脚，P2 可用于 LED 驱动等。

（四）中断系统

3803 组（Spec.L）的中断为向量中断，具有固定优先级方案，由 21 个源中的 16 个源生成（8 个外部、12 个内部和 1 个软件）。中断请求的接受由中断请求位、中断使能位和中断禁用标志控制。在进行相关寄存器设置时，需注意避免不必要的中断发生，如在设置外部中断活动边缘或切换中断源时，要按照特定的顺序操作。

（五）定时器

• 8 位定时器：包括定时器 1、定时器 2、定时器 X 和定时器 Y，它们使用 8 位预分频器，每个定时器和预分频器都有相应的锁存器。定时器为递减计数器，当达到“0016”时会发生下溢，并重新加载锁存器的值继续计数。
• 16 位定时器（定时器 Z）：可选择七种操作模式，如定时器模式、事件计数器模式、脉冲输出模式等。在不同模式下，定时器 Z 的计数源选择和操作方式有所不同，使用时需根据具体需求进行设置。

（六）串行接口

• 串行 I/O1：可作为时钟同步或异步（UART）串行 I/O 使用，配备专用定时器用于波特率生成。在不同模式下，其操作和控制方式有所差异，如时钟同步模式下需要收发双方使用相同的时钟，异步模式下可选择八种串行数据传输格式。
• 串行 I/O2：仅用于时钟同步串行 I/O，通过设置控制寄存器可选择不同的内部同步时钟和传输方向。
• 串行 I/O3：与串行 I/O1 类似，可作为时钟同步或异步（UART）串行 I/O 使用，操作和注意事项也与串行 I/O1 相似。

（七）PWM（脉冲宽度调制）

具有 8 位分辨率的 PWM 功能，基于时钟输入 XIN 或其分频信号。通过设置 PWM 预分频器和 PWM 寄存器，可控制 PWM 周期和输出脉冲的“H” 期。

（八）A/D 转换器

采用逐次逼近型 A/D 转换器，具有 10 位和 8 位两种转换模式。通过 AD/DA 控制寄存器选择模拟输入引脚和启动转换，转换结果存储在 AD 转换寄存器中。在进行 A/D 转换时，需注意时钟频率和信号源阻抗等因素，以确保转换精度。

（九）D/A 转换器

拥有两个 8 位分辨率的内部 D/A 转换器（DA1 和 DA2），通过设置 DA 转换寄存器进行 D/A 转换，并将结果从相应引脚输出。使用时需将对应端口方向寄存器位设置为输入状态，且输出无缓冲，驱动低阻抗负载时需连接外部缓冲。

（十）看门狗定时器

用于在程序无法正常运行时返回复位状态，由 8 位看门狗定时器 L 和 8 位看门狗定时器 H 组成。通过写入看门狗定时器控制寄存器可设置初始值和启动计数，当定时器 H 下溢时会发生内部复位。

（十一）复位电路

将 RESET 引脚保持在“L” 电平 16 个 XIN 周期以上，然后返回“H” 电平（电源电压在 1.8 V 至 5.5 V 之间，振荡稳定）即可释放复位。在 Flash 内存版本中，复位操作有特定的顺序要求。

（十二）时钟生成电路

内置主时钟 XIN - XOUT 振荡电路和子时钟 XCIN - XCOUT 振荡电路，可通过连接谐振器形成振荡电路。时钟频率可在高速、中速和低速模式之间切换，还可实现低功耗模式。在不同模式切换时，需确保 XIN 和 XCIN 振荡稳定。

（十三）Flash 内存模式

Flash 内存版本具有并行 I/O、标准串行 I/O 和 CPU 重写三种模式，可对内部 Flash 内存进行读取、编程和擦除操作。不同模式下的操作方式和注意事项有所不同，如在 CPU 重写模式下，需将重写控制程序转移到内部 RAM 区域执行，且系统时钟 ϕ 需设置为 4.0 MHz 或更低。

四、使用注意事项

（一）编程相关

• 处理器状态寄存器：复位后需初始化影响程序执行的标志，特别是 T 和 D 标志，可通过 PHP 指令读取其内容，并在必要时使用 PLP 指令恢复原始状态。
• 十进制计算：执行 ADC 和 SBC 指令进行十进制计算时，需将十进制模式标志（D）设置为“1”，并在执行指令后再执行其他指令，同时注意状态标志在十进制模式下的有效性。
• JMP 指令：在间接寻址模式下使用 JMP 指令时，不要指定页面的最后地址作为间接地址。
• 乘法和除法指令：索引 X 模式（T）和十进制模式（D）标志不影响 MUL 和 DIV 指令，且执行这些指令不会改变处理器状态寄存器的内容。
• 端口操作：端口方向寄存器的内容不可读取，使用特定指令设置端口方向寄存器时需注意相关限制。

（二）抗噪措施

• 布线长度：RESET 引脚和时钟输入/输出引脚的布线应尽可能短，避免噪声干扰。例如，在 RESET 引脚和 VSS 引脚之间连接电容时，布线长度应控制在 20mm 以内。
• 旁路电容：在 VSS 线和 VCC 线之间连接约 0.1 µF 的旁路电容，以稳定系统运行并避免闩锁效应。
• 振荡器设置：选择合适的振荡器和振荡电路常数，避免振荡器受到大电流信号线和电位频繁变化信号线的影响。
• 模拟输入：为确保 A/D 转换结果的稳定性，应降低模拟信号源的阻抗或在模拟输入引脚添加平滑电容。
• 内存大小差异：不同内存大小的产品在电气特性、A/D 转换精度和抗噪性能等方面可能存在差异，使用时需进行系统评估。
• CNVSS 引脚布线：CNVSS 引脚决定 Flash 内存模式，应将其最短连接到为微计算机 VSS 引脚提供的 GND 模式，并可串联约 5 kΩ 的电阻以提高抗噪能力。

（三）外设功能注意事项

• 输入/输出端口：在待机状态下，避免 I/O 端口输入电平“未定义”，可通过上拉或下拉电阻进行处理。使用位管理指令修改端口锁存器时，可能会改变未指定位的值。
• 未使用引脚处理：输出端口可开路，I/O 端口可设置为输入模式并通过 1 kΩ 至 10 kΩ 的电阻连接到 VCC 或 VSS，AVSS 引脚在不使用 A/D 转换器时应连接到 VSS 引脚。
• 中断设置：更改相关寄存器设置时，可能会设置中断请求位，需按照特定顺序操作以避免不必要的中断。检查中断请求位时，在清除该位后需执行一条或多条指令再进行检查。
• 定时器操作：切换定时器计数源时，可能会因计数输入信号产生薄脉冲而改变定时器计数值，应先选择计数源再设置预分频器和定时器的值。在不同定时器模式下，需根据要求设置相关端口的输入/输出模式。
• 串行接口：在时钟同步和异步串行 I/O 模式下，停止传输、接收或同时停止操作时，需按照特定的步骤清除相应的使能位。使用外部时钟时，需注意设置传输使能位和写入数据的时机。
• PWM 输出：PWM 使能后，会先输出“L” 电平，其长度与预分频器的值和计数源选择位有关。
• A/D 转换器：模拟输入引脚的信号源阻抗应较低，或配备外部电容，A/D 转换时时钟频率应不低于 500 kHz，且不要执行 STP 指令。
• D/A 转换器：使用 D/A 转换器时，建议 VCC 电压不低于 4.0 V，不使用时应将 DA 转换寄存器的值设置为“0016”。
• 看门狗定时器：在等待停止释放期间，要确保看门狗定时器 H 不会下溢，且当 STP 指令禁用位设置为“1” 后，无法通过程序将其切换为“0”。
• RESET 引脚：当 RESET 信号上升时间较长时，可在 RESET 引脚和 VSS 引脚之间连接陶瓷电容，但需注意布线长度和验证应用产品的操作。
• 低速操作模式：使用子时钟时，需固定 CPU 模式寄存器的位 3 或控制 Rd 电阻值以稳定振荡。在中/高速模式和低速模式之间切换时，需确保 XIN 和 XCIN 振荡稳定。
• 石英晶体振荡器：使用高频石英晶体振荡器时，可能需要选择符合特定规格的振荡器。
• 重启振荡：可通过设置 MISRG 的位 0 来抑制定时器 1 和预分频器 12 的自动设置，但需在执行 STP 指令前根据振荡稳定时间设置合适的值。
• 停止模式和等待模式：从停止模式返回时，需重新设置预分频器 12 和定时器 1 的值。在等待模式释放时，需注意时钟恢复的情况。
• Flash 内存 CPU 重写模式：在该模式下，系统时钟 φ 应设置为 4.0 MHz 或更低，禁止使用涉及 Flash 内存内部数据的指令和中断，看门狗定时器在程序或擦除操作期间会被清除，复位始终有效。

五、电气特性

（一）绝对最大额定值

涵盖电源电压、输入电压、输出电压、功耗、工作温度和存储温度等方面的限制，使用时需确保不超过这些额定值，以保证设备的安全和稳定运行。

（二）推荐操作条件

不同版本（Mask ROM 版本和 Flash 内存版本）在电源电压、输入电压、时钟频率等方面有不同的推荐操作范围，需根据具体版本进行设置。

（三）电气特性

包括输出电压、输入电流、电源电流等参数，这些特性反映了设备在不同条件下的性能表现。

（四）A/D 和 D/A 转换器特性

详细说明了 A/D 转换器的分辨率、绝对精度、转换时间等特性，以及 D/A 转换器的分辨率、绝对精度、设置时间等特性，为模拟信号处理提供了参考依据。

（五）定时要求和开关特性

规定了各种信号的输入周期、脉冲宽度、建立时间和保持时间等定时要求，以及时钟输出的脉冲宽度、延迟时间等开关特性，确保设备在正确的时序下工作。

六、封装信息

该产品提供多种封装形式，如 PRDP0064BA - A（64P4B）、PLQP0064KB - A（64P6Q - A）、PLQP0064GA - A（64P6U - A）和 PTLG0064JA - A（64F0G）等，具体的封装尺寸和安装信息可在瑞萨科技网站的“Packages”部分获取。

综上所述，Renesas 3803 组（Spec.L）单芯片 8 位 CMOS 微计算机具有丰富的功能和特性，但在使用过程中需要严格遵循相关的操作要求和注意事项，以充分发挥其性能并确保系统的稳定运行。希望本文能为电子工程师在设计和应用该产品时提供有价值的参考。