深入剖析ICSSSTVA16859B：DDR 13位到26位寄存器缓冲器

在DDR内存模块的设计中，选择合适的缓冲器至关重要。ICSSSTVA16859B作为一款13位到26位的寄存器缓冲器，为DDR内存模块提供了完整的解决方案。今天，我们就来深入了解一下这款缓冲器的特点、应用和技术参数。

文件下载：SSTVA16859BKLF.pdf

推荐应用

ICSSSTVA16859B适用于多种DDR内存模块，包括DDRI（PC1600、PC2100）、DDR333（PC2700）和DDRI - 400（PC3200）。它可以与ICS93V857或ICS95V857配合使用，提供完整的DDR DIMM解决方案。

产品特性

信号兼容性

• 差分时钟信号：采用差分时钟信号（CLK/CLK#），能够有效减少干扰，提高信号传输的稳定性。
• SSTL_2兼容：数据寄存器与SSTL_2兼容，满足SSTL_2信号数据要求，支持SSTL_2 class I规格的输出。

低电压操作

工作电压范围为(V_{DD}=2.3V)到(2.7V)，具有低电压操作的特点，有助于降低功耗。

封装形式

提供64引脚TSSOP和56引脚MLF两种封装形式，方便不同的设计需求。

性能超越

性能超越SSTVN16859，为设计提供更可靠的保障。

工作原理

数据从D到Q的流动由差分时钟（CLK/CLK#）和控制信号（RESET#）控制。CLK的上升沿触发数据流动，CLK#用于维持足够的噪声裕量。RESET#是一个LVCMOS异步信号，仅在加电时使用。当RESET#为低电平时，所有内部寄存器和输出（Q）被复位到逻辑“低”状态，所有输入接收器、数据（D）和时钟（CLK/CLK#）被关闭。

在DDR DIMM应用中，RESET#与CLK和CLK#完全异步，因此这两个信号之间没有定时关系。进入低功耗待机状态时，寄存器将被清除，输出将迅速驱动到逻辑“低”电平，确保输出无毛刺。从低功耗待机状态恢复时，寄存器将在差分输入接收器启用之前迅速激活。当数据输入为逻辑“低”且时钟稳定时，设计确保输出将保持在逻辑“低”电平。

引脚配置

64引脚TSSOP

引脚编号	引脚名称	类型	描述
2 - 8、25 - 29、17、16、14 - 8、5 - 1	Q(13:1)	输出	数据输出
45、50、43、39、34、26、15、36、58	GND	电源	接地
46、59、47、38、33、27、18、6	VDDQ	电源	输出电源电压，标称2.5V
55、35、25、44、24 - 40、36、35、26、16、57	D(13:1)	输入	数据输入
48	CLK	输入	正主时钟输入
49	CLK#	输入	负主时钟输入
60、64、37	VDD	电源	核心电源电压，标称2.5V
51	RESET#	输入	复位（低电平有效）
54	VREF	输入	输入参考电压，标称2.5V

56引脚MLF2

引脚编号	引脚名称	类型	描述
1 - 8、10 - 16、18 - 22、50 - 54、56	Q(13:1)	输出	数据输出
37、48	GND	电源	接地
9、17、23、27、34、44、49、55	VDDQ	电源	输出电源电压，标称2.5V
24、25、28 - 31、39 - 43、46、47	D(13:1)	输入	数据输入
35	CLK	输入	正主时钟输入
36	CLK#	输入	负主时钟输入
26、33、45	VDD	电源	核心电源电压，标称2.5V
38	RESET#	输入	复位（低电平有效）
32	VREF	输入	输入参考电压，标称2.5V
Center PAD	电源	接地（仅MLF2封装）

电气特性

绝对最大额定值

• 存储温度：–65°C到+150°C
• 电源电压： - 0.5到3.6V
• 输入电压： - 0.5到(V_{DD}+0.5)
• 输出电压： - 0.5到(V_{DDQ}+0.5)
• 输入钳位电流：±50 mA
• 输出钳位电流：±50 mA
• 连续输出电流：±50 mA
• (V{DD})、(V{DDQ})或GND引脚电流：±100 mA
• 封装热阻：55°C/W

推荐工作条件

DDRI/DDR333（PC1600、PC2100、PC2700）

参数	描述	最小值	典型值	最大值	单位
(V_{DD})	电源电压	2.3	2.5	2.7	V
(V_{DDQ})	I/O电源电压	2.3	2.5	2.7	V
(V_{REF})	参考电压	1.15	1.25	1.35	V
(V_{TT})	终端电压	(V_{REF}-0.04)	(V_{REF})	(V_{REF}+0.04)	V
(V_{I})	输入电压	0	(V_{DDQ})	V
(V_{IH}(DC))	DC输入高电压（数据输入）	(V_{REF}+0.15)	V
(V_{IH}(AC))	AC输入高电压	(V_{REF}+0.31)	V
(V_{IL}(DC))	DC输入低电压	(V_{REF}-0.15)	V
(V_{IL}(DC))	AC输入低电压	(V_{REF}-0.31)	V
(V_{IH})	输入高电压电平（RESET#）	1.7	V
(V_{IL})	输入低电压电平	0.7	V
(V_{ICR})	共模输入范围（CLK, CLK#）	0.97	1.53	V
(V_{ID})	差分输入电压	0.36	V
(V_{IX})	差分时钟对的交叉点电压	((V_{DDQ}/2)-0.2)	((V_{DDQ}/2)+0.2)	V
(I_{OH})	高电平输出电流	-16	mA
(I_{OL})	低电平输出电流	16	mA
(T_{A})	工作环境温度	0	70	°C

DDRI - 400（PC3200）

参数	描述	最小值	典型值	最大值	单位
(V_{DD})	电源电压	2.5	2.6	2.7	V
(V_{DDQ})	I/O电源电压	2.5	2.6	2.7	V
(V_{REF})	参考电压	1.25	1.3	1.35	V
(V_{TT})	终端电压	(V_{REF}-0.04)	(V_{REF})	(V_{REF}+0.04)	V
(V_{I})	输入电压	0	(V_{DDQ})	V
(V_{IH}(DC))	DC输入高电压（数据输入）	(V_{REF}+0.15)	V
(V_{IH}(AC))	AC输入高电压	(V_{REF}+0.31)	V
(V_{IL}(DC))	DC输入低电压	(V_{REF}-0.15)	V
(V_{IL}(DC))	AC输入低电压	(V_{REF}-0.31)	V
(V_{IH})	输入高电压电平（RESET#）	1.7	V
(V_{IL})	输入低电压电平	0.7	V
(V_{ICR})	共模输入范围（CLK, CLK#）	0.97	1.53	V
(V_{ID})	差分输入电压	0.36	V
(V_{IX})	差分时钟对的交叉点电压	((V_{DDQ}/2)-0.2)	((V_{DDQ}/2)+0.2)	V
(I_{OH})	高电平输出电流	-16	mA
(I_{OL})	低电平输出电流	16	mA
(T_{A})	工作环境温度	0	70	°C

直流电气特性

DDRI/DDR333（PC1600、PC2100、PC2700）

符号	参数	条件	(V_{DDQ})	最小值	典型值	最大值	单位
(V_{IK})	(I_{I}=-18mA)	2.3V	-1.2	V
(V_{OH})	(I_{OH}=-100µA)	2.3V - 2.7V	(V_{DDQ}-0.2)	V
(I_{OH}=-8mA)	2.3V	1.95	V
(V_{OL})	(I_{OL}=100µA)	2.3V - 2.7V	0.2	V
(I_{OL}=8mA)	2.3V	0.35	V
(I_{I})	所有输入	(V{I}=V{DD})或GND	2.7V	±5	µA
(I_{DD})	待机（静态）	(RESET# = GND)，(I_{O}=0)	2.7V	0.01	µA
工作（静态）	(V{I}=V{IH}(AC))或(V{IL}(AC))，(RESET# = V{DD})，(I_{O}=0)	2.7V	TBD	mA
(I_{DDD})	动态操作（仅时钟）	(RESET# = V{DD})，(V{I}=V{IH}(AC))或(V{IL}(AC))，CLK和CLK# 50%占空比切换	TBD	µ/时钟MHz
动态操作（每个数据输入）	(RESET# = V{DD})，(V{I}=V{IH}(AC))或(V{IL}(AC))，CLK和CLK# 50%占空比切换，一个数据输入以半时钟频率、50%占空比切换	TBD	µA/时钟MHz/数据
(r_{OH})	输出高	(I_{OH}=-16mA)	2.3V - 2.7V	7	13.5	20	Ω
(r_{OL})	输出低	(I_{OL}=16mA)	2.3V - 2.7V	7	13	20	Ω
(r_{O(D)})	[ (r{OH}-r{OL}) ] 每个单独位	(I{O}=20mA)，(T{A}=25°C)	2.5V	4	Ω
(C_{i})	数据输入	(V{I}=V{REF}±350mV)，(V{ICR}=1.25V)，(V{I(PP)}=360mV)	2.5V	2.5	3.5	pF
CLK和CLK#	2.5	3.5	pF

DDRI - 400（PC3200）

符号	参数	条件	(V_{DDQ})	最小值	典型值	最大值	单位
(V_{IK})	(I=-18mA)	2.5V	-1.2	V
(V_{OH})	(I_{OH}=-100µA)	2.5V - 2.7V	(V_{DDQ}-0.2)	V
(I_{OH}=-8mA)	2.7V	1.95	V
(V_{OL})	(I_{OL}=100µA)	2.5V - 2.7V	0.2	V
(I_{OL}=8mA)	2.5V	0.35	V
(I_{I})	所有输入	(V{I}=V{DD})或GND	2.7V	±5	µA
(I_{DD})	待机（静态）	(RESET# = GND)，(I_{O}=0)	2.7V	0.01	µA
工作（静态）	(V{I}=V{IH}(AC))或(V{IL}(AC))，(RESET# = V{DD})	TBD	mA
(I_{DDD})	动态操作（仅时钟）	(RESET# = V{DD})，(V{I}=V{IH}(AC))或(V{IL}(AC))，CLK和CLK# 50%占空比切换	TBD	µ/时钟MHz
动态操作（每个数据输入）	(RESET# = V{DD})，(V{I}=V{IH}(AC))或(V{IL}(AC))，CLK和CLK# 50%占空比切换，一个数据输入以半时钟频率、50%占空比切换	TBD	µA/时钟MHz/数据
(r_{OH})	输出高	(I_{OH}=-16mA)	2.5V - 2.7V	7	13.5	20	Ω
(r_{OL})	输出低	(I_{OL}=16mA)	2.5V - 2.7V	7	13	20	Ω
(r_{O(D)})	[ (r{OH}-r{OL}) ] 每个单独位	(I{O}=20mA)，(T{A}=25°C)	2.6V	4	Ω
(C_{i})	数据输入	(V{I}=V{REF}±350mV)，(V{ICR}=1.25V)，(V{I(PP)}=360mV)	2.6V	2.5	3.5	pF
CLK和CLK#	2.5	3.5	pF

时序要求

参数	(V_{DDQ}=2.5V±0.2V)	最小值	最大值	单位
(f_{clock})	时钟频率	270		MHz
(t_{SL})	输出摆率	1	4	V/ns
(t_{S})（快速摆率）	数据在CLK上升沿、CLK#下降沿之前的建立时间	0.4		ns
(t_{S})（慢速摆率）	数据在CLK上升沿、CLK#下降沿之前的建立时间	0.6		ns
(t_{