新思科技2026 HAV硬件加速验证技术开放日深圳站圆满落幕

4 月 2 日，新思科技 2026 硬件加速验证(HAV)技术开放日在深圳湾畔盛大举行。作为新思科技 HAV 技术开放日全国巡回活动的首站，本次活动汇聚了来自新思科技总部及中国技术团队的顶尖专家，以及中兴微电子等国内领先客户的实战大咖，聚焦 AI、汽车电子、RISC-V、高性能计算、系统级验证等热点方向，深度分享新一代硬件辅助验证技术、工程实践与落地案例，全面推动从芯片到系统创新。

从“阶段性任务”到“核心工程能力”：验证角色的再定义

新思科技中国区副总经理朱勇先生在开场致辞中明确指出，随着 AI 与系统级芯片复杂度持续攀升，验证已不再是“设计流程中的一个环节”，而正在成为决定项目成败的核心工程能力。新思科技于上月正式发布新一代软件定义硬件辅助验证(Software‑Defined HAV)全栈解决方案，在性能、容量、扩展性与场景覆盖上全面刷新行业纪录，真正实现“一套硬件、全场景覆盖、持续软件升级保值”。

本次深圳站活动，将这一前沿技术带到中国芯片和系统创新高地，带来包括技术深度解读、客户成功案例、真机现场演示、专家一对一交流在内的完整体验，旨在帮助本土芯片企业解决超大设计编译慢、调试难、周期长、系统级验证不足等实际痛点，共同探索 AI 时代芯片与系统协同验证的新趋势。

从芯片到系统：系统级成功，才是下一代设计的终极目标

新思科技产品管理资深副总裁 Tom De Schutter 先生从 Physical AI 角度切入，系统阐述了“从芯片到系统”的时代转变：AI 已从数据中心走向边缘与物理世界，汽车、机器人、数据中心等场景迎来电子与多物理融合，系统验证边界或范畴远超芯片功能本身，覆盖功耗、安全、散热、互联等全维度。

深度阐释软件定义核心理念，设备可通过软件持续升级能力，验证平台也需顺应这一趋势。新思科技推出业界首个软件定义 HAV 方案，同一硬件可通过软件切换仿真与原型验证模式，老硬件可通过软件升级实现性能翻倍，保护客户投资。

分享 AMD、Etched AI、微软、英伟达等头部企业实践案例，证明方案在 AI 芯片性能验证、大规模软件并行开发、高速接口物理验证等场景的硬核价值，强调系统级验证是未来芯片成功的关键。

面对千万亿级验证周期，HAV 如何真正“跑起来”

新思科技资深工程副总裁 Sridhar Seshadri 先生重点解读了如何应对 AI 时代对算力提出的“变态”级要求，特别是解决“Quadrillion Cycles”(千万亿级周期)的验证需求。他详解软件定义 HAV 技术创新：通过编译优化、调试增强、模块化扩展，将建模时间从周级缩短至小时级，性能提升 2 倍，容量扩展至 600 亿门，支持多芯片、3D 堆叠设计验证，使超大规模系统验证成为工程可行。

此外，他详细介绍了 Modular HAV 技术带来的容量突破。通过创新的架构，新思科技打破了单系统限制，支持 64 Units 同步运行，从容应对万亿门级的超大规模设计。同时，通过与 AMD 的深度合作优化算法，将编译时间(Compile Time)从数周缩短至数小时，真正实现了让超大规模设计在HAV平台中“跑起来、跑得稳、跑得快”。

一套硬件，多种验证阶段：HAPS‑200 的工程灵活性价值

新思科技应用工程资深经理陈元先生通过现场技术演示，直观展示了基于最新 HAPS-200 平台的工程灵活性。在同一套 HAPS-200 硬件基础模块上，利用不同的连线策略和软件协议栈，实现了两种截然不同的验证模式：一部分 FPGA 运行 Emulation 模式用于 RTL 验证，另一部分运行 Prototyping 模式用于接口物理测试。

这种 EP Ready 架构展示了“一套硬件，两种用途”的投资回报率。客户无需购买两套独立的系统，即可通过软件切换获得仿真系统的调试能力与原型验证系统的高性能。这种架构显著提升了硬件资源利用率，为多项目并行与跨阶段协作提供更高效的验证基础。

HAV如何支撑超大规模设计，加速数据中心创新

新思科技应用工程资深经理刘坤杰先生深入分享 AI 数据中心超大规模芯片 HAV 实践，总结当下 AI 芯片设计面临周期压缩、生态迁移、规模呈指数级增长三大挑战。在这一背景下，HAV 的角色从“加速工具”升级为系统级验证基础设施。其关键工程价值在于：通过高性能与可扩展架构支撑从 IP 到多芯片的逐级验证;通过模块化与软件定义能力控制编译时间与系统规模增长;并在超大系统下保持可用的调试能力，使长期运行与复杂场景验证成为工程可行。

他分享了 ARM、微软、英伟达、Rebellion 等客户真实案例，验证方案在 13 个月快速流片、70 核超大芯片验证、LLM 全栈运行等场景的落地效果，证明 HAV 是支撑 10-12 个月快速研发周期的核心工程能力，同时具备可复制、可规模化的工程价值。

ZeBu 赋能 HPC，实现硅前全系统验证

中兴微电子无线产品硬件平台负责人李超先生以 HPC 芯片实战视角，分享了 CPU、DPU、交换芯片验证痛点与 ZeBu 应用价值。针对 HPC 芯片接口多、规模大、功耗敏感的痛点，以 ZeBu 为核心的 HAV 平台成为支撑大规模系统验证的关键。通过 ZeBu + Speed Adapter(SA)方案，团队能够在硅前阶段将 DUT 与真实服务器、网卡、GPU、SSD 等外部设备相连接，提前验证 PCIe、CXL、以太网等复杂互联场景;并提供链路状态与事务级监控、Record&Replay 、连续超长波形抓取等调试手段，使问题能够快速定位到设计、桥接还是外设层面，大量原本只能在硅后完成的系统测试得以前移。

此外，通过 Virtual Host / Virtual Device 方案，在没有真实硬件条件下，也能模拟 PCIe、CXL 等设备运行真实驱动和操作系统，显著降低验证依赖。结合功耗分析工具 ZeBu Empower，可基于真实业务负载在 SoC 级进行功耗评估与优化。实际项目经验表明，借助硬件加速验证，可以帮助客户在硅前完成绝大多数功能、性能与兼容性测试，芯片回片后一到两周即可完成系统 Bringup，大幅提升整体研发效率与确定性。

构建协议生态，连接 IP 与系统

新思科技应用工程资深经理郭洪志与陈元先生联袂分享了新思科技的协议解决方案，探讨如何连接 IP 与系统验证。

郭洪志强调，协议验证是连接 IP 与系统的关键桥梁。新思科技提供了业界最全的 Transactor 和 Verification IP(VIP)组合，覆盖从 PCIe Gen7、CXL 3.0 到 DDR5/LPDDR6、以太网及汽车 ADAS 接口的全栈协议。特别是针对 AI 和 HPC 场景，通过 Hybrid 混合解决方案，大幅缩短了 Linux 和 Android 的启动时间，加速了软件栈的开发。

陈元随后补充介绍了 Virtual Host/Device Model Solutions与 Speed Adapter(SA)的协同应用。VHS/VDM 允许客户在没有真实硬件的情况下，通过虚拟模型进行全功能软件开发;而 SA 则解决了硬件在环(Hardware-in-the-Loop)时的速度不匹配问题。这种灵活的组合方案，让客户既能享受虚拟仿真的灵活性，又能满足真实物理接口的合规性测试需求。

高速互联验证为何必须“接入真实世界”

新思科技硬件辅助验证研发资深总监彭时峰先生重点展示了面向下一代高速互联的系统级验证解决方案，重点应对 PCIe Gen6 与 CXL 3.0 演进带来的复杂系统挑战。随着 CXL 3.0 在内存池化和资源共享中的落地，以及 PCIe Gen6 在速率和协议复杂度上的升级，系统验证正迈向异构、高复杂度阶段。

SA3 平台为 PCIe Gen6 与 CXL 3.0 提供成熟、可扩展的系统级验证能力，覆盖协议、链路和系统互操作，帮助客户在接近真实环境中提前发现并解决问题。SVS 通过 BIOS 协同优化和协议机制，解决 FPGA 原型与服务器速度不匹配导致的超时问题，使客户可在流片前完成枚举、驱动和系统级测试。

同时，彭时峰还展示了覆盖 1G 至 1.6T 的超高速以太网解决方案，满足 AI 数据中心对高带宽、低时延和大规模扩展的需求。

存储验证全栈方案，从虚拟原型到仿真再到原型验证

新思科技应用工程资深工程师王倩女士以 SSD/NVMe/CXL 存储芯片为典型场景，完整呈现虚拟原型仿真-> Zebu emulation -> FPGA原型全流程协同方案。存储系统设计面临软件栈复杂、容量巨大(TB 级)和性能要求严苛的挑战。新思科技提供了覆盖全设计流程的完整验证解决方案：在早期，利用 VDK(虚拟原型)打破对 RTL 的依赖，提前进行固件和系统软件的开发和验证;在系统集成阶段，利用 ZeBu 进行全系统性能分析;在接口验证阶段，利用 HAPS IPK 进行真实物理接口的合规性测试。

她现场演示了在 VDK 上运行 NVMe SSD 的完整 Demo，展示了如何在虚拟主机上像操作真实 SSD 一样进行分区、格式化和 Benchmark 测试。通过 Hybrid 混合解决方案，客户可以将 VDK 的快速启动优势与 ZeBu/HAPS 的真实硬件验证相结合，既保证了系统 Bring-up 的速度，又确保了接口协议和性能指标的准确性，完美解决了存储设计的验证难题。

结语

新思科技 2026 HAV 技术开放日深圳站虽已落幕，但技术探索的脚步永不停歇。我们即将启程前往成都、北京、西安，期待与更多开发者面对面交流，共同推动中国芯片设计的创新浪潮。

下一站，不见不散!