BD3531F：DDR-SDRAM 终端稳压器的卓越之选

在电子设计领域，DDR - SDRAM 的电源管理至关重要。ROHM 公司的 BD3531F 终端稳压器，凭借其出色的性能和丰富的功能，成为 DDR - SDRAM 电源解决方案的理想选择。今天，我们就来深入了解一下这款产品。

文件下载：BD3531F-FE2.pdf

产品概述

BD3531F 是一款符合 JEDEC 标准的 DDR - SDRAM 终端稳压器。它采用内置 N 沟道 MOSFET 和高速运算放大器，具备出色的瞬态响应能力。其吸收/源电流能力高达 1.5A，驱动 N 沟道 MOSFET 需要 5.0V 的电源偏置。通过独立的参考电压输入（VDDQ）和反馈引脚（VTTS），该稳压器能提供 JEDEC 标准要求的出色输出电压精度和负载调节能力。此外，它还为 DDR - SDRAM 或内存控制器提供参考电源输出（VREF），即使在“自刷新”状态下也能稳定工作。

产品特性

集成功能丰富

• 推挽式电源：为终端（VTT）提供稳定的电源。
• 参考电压电路：VREF 输出独立于 VTT 输出，为内存控制器和 DRAM 提供恒定参考电压。
• 使能器：通过 EN 引脚控制 VTT 输出的开启和关闭。
• 欠压锁定（UVLO）：防止在电源电压过低时出现异常工作。
• 热关断保护（TSD）：当芯片温度过高时自动关闭输出，保护芯片免受过热损坏。
• 双通道兼容：适用于 DDR - II 双通道应用。

关键规格优异

参数	详情
终端输入电压范围	1.0V 至 5.5V
VCC 输入电压范围	4.5V 至 5.5V
输出电压	典型值为 1/2xVVDDQ
输出电流	最大 1.5A
高端 FET 导通电阻	典型值 0.4Ω
低端 FET 导通电阻	典型值 0.4Ω
待机电流	典型值 0.8mA
工作温度范围	-10°C 至 +100°C

引脚配置与功能

引脚配置

BD3531F 采用 SOP8 封装，引脚配置如下：	引脚编号	引脚名称	引脚功能
1	GND	接地引脚
2	EN	使能输入引脚
3	VTTS	终端电压检测引脚
4	VREF	参考电压输出引脚
5	VDDQ	参考电压输入引脚
6	VCC	电源输入引脚
7	VTT_IN	终端输入引脚
8	VTT	终端输出引脚

引脚功能详解

• VCC：为 IC 内部电路提供独立电源，驱动放大器电路。输入电压范围为 5V，最大电流消耗 4mA。使用时需连接约 10μF 的旁路电容。
• VDDQ：内部电压分压器网络的电源输入引脚。通过两个 50kΩ 内部电阻将电压减半，为 VTT 输出提供参考。要避免该引脚输入噪声，可使用 RC 滤波器降低噪声。
• VTT_IN：VTT 输出的电源输入引脚，输入电压范围 1.0V 至 5.5V。不同 DDR 类型有不同的推荐输入电压，如 DDR I 为 2.5V，DDR II 为 1.8V。为避免振荡和纹波抑制性能下降，建议连接 100μF 电容。
• VREF：提供与 VTT 输出独立的恒定电压，可作为内存控制器和 DRAM 的参考输入。为稳定输出电压，建议连接 1.0μF 至 2.2μF 陶瓷电容和 0.5Ω 至 2.2Ω 相位补偿电阻。
• VTTS：用于 VTT 输出电压的负载调节。当 VTT 引脚与负载之间的连线过长时，将 VTTS 引脚连接到靠近负载的部分可改善负载调节。
• VTT：DDR 内存终端电压输出引脚，吸收/源电流能力为 ±1.5A。VTT 电压跟踪 VDDQ 引脚电压的一半。当 EN 引脚为“Low”或 UVLO 或热关断保护功能激活时，输出关闭。需连接电容进行环路增益和相位补偿，减少负载突变时的输出电压变化。
• EN：高电平（2.0V 或更高）开启 VTT 输出，低电平（0.8V 或更低）使 VTT 进入高阻态。即使 EN 为低电平，只要 VCC 和 VDDQ 电压足够，VREF 输出仍保持开启。

电气特性

在典型工作条件下（Ta = 25°C，VCC = 5V，VEN = 3V，VVDDQ = 2.5V，VVTT_IN = 2.5V），BD3531F 具有以下电气特性：	参数	最小值	典型值	最大值	单位	条件
待机电流	-	0.8	1.6	mA	VEN = 0V
偏置电流	-	2	4	mA	-
高电平使能输入电压	2	-	5.5	V	-
低电平使能输入电压	-0.3	-	+0.8	V	-
使能引脚输入电流	-	7	10	μA	VEN = 3V
终端输出电压	VREF - 30mV	VREF	VREF + 30mV	V	IOUT = -1.5A 至 +1.5A，Ta = 0°C 至 +100°C
源电流	1.5	-	-	A	-
吸收电流	-	-	-1.5	A	-
负载调节	-	-	40	mV	IOUT = -1.5A 至 +1.5A
线路调节	-	20	40	mV	VCC = 4.5V 至 5.5V
高端导通电阻	-	0.4	0.8	Ω	-
低端导通电阻	-	0.4	0.8	Ω	-
参考电压输入阻抗	-	100	-	kΩ	-
参考电压输出电压 1	1/2 x VVDDQ - 30m	1/2 x VVDDQ	1/2 x VVDDQ + 30m	V	IVREF = 0mA
参考电压输出电压 2	1/2 x VVDDQ - 40m	1/2 x VVDDQ	1/2 x VVDDQ + 40m	V	IVREF = -10mA 至 +10mA，Ta = 0°C 至 100°C
参考电压源电流	10	20	-	mA	-
参考电压吸收电流	-	-20	-10	mA	-
UVLO 关断电压	4.2	4.35	4.5	V	VCC 扫描上升
磁滞电压	100	160	220	mV	VCC 扫描下降

典型波形与性能曲线

文档中提供了多种典型波形和性能曲线，如 DDR I 和 DDR II 在不同电流变化下的 VVTT 和 IVTT 波形，以及 VREF 输出电压与 IVREF 的关系曲线、VTT 终端输出电压与输出电流的关系曲线等。这些波形和曲线有助于工程师在设计过程中更好地了解 BD3531F 的性能表现。

应用信息

评估板

BD3531F 评估板包含多个元件，如 U1（BD3531F）、电阻 R1（0.5Ω）、电容 C1（2.2μF）等。评估板电路设计合理，为工程师提供了一个方便的测试平台。

功率耗散

在热设计中，需要考虑 IC 的工作温度范围和适当的余量。BD3531F 的功率耗散计算公式为：功率耗散（W）= {输入电压（VVTT_IN）– 输出电压（VVTT = 1/2VVDDQ）} x IOUT（Ave）。不同的 PCB 条件下，热阻不同，如 70mm x 70mm x 1.6mm 玻璃环氧树脂 PCB 的 θj - c = 181°C/W，无散热片时 θj - a = 222°C/W。

操作注意事项

电源连接

• 避免电源反接，可在电源和 IC 电源引脚之间安装外部二极管。
• 设计 PCB 布局时，提供低阻抗电源线，分离数字和模拟块的接地和电源线，防止噪声干扰。
• 确保所有引脚电压不低于接地引脚电压。

接地布线

• 小信号和大电流接地迹线应分开布线，并在应用板参考点连接到一个公共接地。
• 接地迹线应尽可能短而粗，以降低线路阻抗。

热考虑

• 避免功率耗散超过额定值，可通过增加电路板尺寸和铜面积来散热。
• 内置热关断保护电路，但不应依赖该电路进行设计，应进行合理的热设计。

其他注意事项

• 考虑浪涌电流，注意电源耦合电容、电源线和接地布线。
• 避免在强电磁场环境下操作，防止 IC 故障。
• 测试时注意电容放电和静电防护。
• 确保 IC 安装方向和位置正确，避免引脚短路。
• 未使用的输入引脚应连接到电源或接地线。

总结

BD3531F 是一款性能出色、功能丰富的 DDR - SDRAM 终端稳压器。它在输出电压精度、负载调节、瞬态响应等方面表现优异，同时具备多种保护功能，能有效保障系统的稳定运行。在实际应用中，工程师需要根据具体需求和设计要求，合理选择元件参数，注意操作细节，以充分发挥 BD3531F 的性能优势。你在使用类似稳压器时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。