深入剖析SHARP LH79520系统级芯片：性能与应用的完美融合

在当今电子科技飞速发展的时代，系统级芯片（SoC）的性能和集成度对于各类电子设备的发展起着至关重要的作用。SHARP的LH79520系统级芯片以其高度集成和高性能的特点，成为众多电子工程师关注的焦点。今天，我们就来深入剖析这款芯片，探讨其特性、功能以及在实际应用中的表现。

文件下载：LH79520N0M000B1.pdf

芯片特性概览

高度集成与高性能

LH79520是一款高度集成的系统级芯片，采用ARM720T RISC核心，具备32位ARM7TDMI™ RISC核心、8KB缓存、MMU（支持Windows CE™）和写缓冲区，CPU速度高达77.4144 MHz，为系统提供了强大的处理能力。同时，芯片还集成了32KB片上SRAM，进一步提升了数据处理和存储的效率。

灵活的内存接口

芯片拥有灵活、可编程的内存接口，包括SDRAM接口和SRAM/Flash/ROM接口。SDRAM接口支持32位和16位SDRAM，具备两个独立控制的片选信号，可实现四字节突发数据传输，支持2K、4K和8K行地址内存部件。SRAM/Flash/ROM接口则支持静态内存映射设备，可进行异步操作，具备8、16和32位宽的外部内存数据路径，可独立配置多达八个内存库，每个库最大可达64MB。

多流DMA控制器

多流DMA控制器支持多达4个数据流的同时服务，具备三种传输模式：内存到内存、外设到内存和内存到外设。传输大小和突发大小均可编程，支持地址增量或地址冻结，每个流还具备传输错误指示功能，通过中断通知用户。

丰富的外设接口

芯片集成了多种外设接口，包括三个UART、两个16位脉冲宽度调制器、两个双通道定时器模块、实时时钟、64个可编程通用I/O信号、可编程彩色LCD控制器、同步串行端口等。这些外设接口为芯片在不同应用场景下的使用提供了极大的便利。

详细功能解析

ARM720T处理器

ARM720T处理器是LH79520的核心，其32位ARM7TDMI™ RISC核心具备高效的处理能力。8KB缓存和MMU的加入，使得处理器能够更快速地访问数据和进行内存管理。MMU可以将物理内存地址映射到虚拟内存地址，方便用户进行内存组织和保护，同时可通过系统控制协处理器（CP15）进行直接控制，通过翻译表（TT）和页表（PT）进行间接控制。

内存架构

芯片的内存架构包括集成的SDRAM控制器和静态内存控制器，可实现与外部SDRAM、Flash、SRAM、ROM和突发ROM的无缝接口。软件可选择三种物理内存重映射选项，内存采用小端字节序。SDRAM控制器具备两个独立控制的片选信号，支持32位和16位SDRAM，可在四字节突发模式下进行数据传输，支持多种行地址内存部件，且具备两个复位域，可在软复位时保留SDRAM内容。静态内存控制器支持静态内存映射设备，可进行异步操作，具备可编程参数，如等待状态、总线周转周期和突发ROM设备的初始和后续突发读取等待状态等，还支持nWAIT输入，可由外部设备调整等待时间。

彩色LCD控制器（CLCDC）

CLCDC可提供所有必要的控制和驱动信号，直接与各种彩色和单色LCD面板接口。支持单扫描和双扫描彩色及单色超扭曲向列（STN）显示器，以及薄膜晶体管（TFT）彩色显示器。可编程分辨率高达800×600，支持15级灰度单色、3375色STN和64K色TFT显示，具备1、2、4或8位/像素（BPP）的调色板彩色显示和真彩色非调色板显示，可对不同显示面板进行可编程定时，拥有256项、16位调色板快速访问RAM，以及帧、行和像素时钟信号，还具备AC偏置信号（STN）或数据使能信号（TFT）、专利灰度算法和中断生成事件，采用双16深可编程32位宽FIFO缓冲输入数据。

同步串行端口（SSP）

SSP是一个主模式接口，用于与支持Motorola SPI、National Semiconductor MICROWIRE或Texas Instruments同步串行接口协议的从外设设备进行同步串行通信。具备可编程时钟速率、独立的发送FIFO和接收FIFO缓冲区（16位宽，8个位置深）、DMA传输功能、可编程接口协议、可编程数据帧大小（4到16位）、独立屏蔽发送FIFO、接收FIFO和接收溢出中断，以及内部回环测试模式。

通用异步收发器（UART）

LH79520集成了三个UART，可可编程使用UART0或IrDA SIR输入/输出。具备独立的16字节发送和接收FIFO，可减少CPU中断，支持可编程FIFO禁用（1字节深度）、可编程波特率发生器、独立屏蔽发送FIFO、接收FIFO、接收超时和调制解调器状态中断、假起始位检测、线路中断生成和检测，以及完全可编程的串行接口特性，如5、6、7或8位数据字长度、偶、奇或无校验位生成和检测、1或2个停止位生成。IrDA SIR编码/解码模块支持可编程使用IrDA SIR或UART0输入/输出，支持高达115.2 Kbps的半双工数据速率，具备可编程内部时钟发生器，可将参考时钟以1到512的增量进行分频，实现低功耗模式位持续时间。

脉冲宽度调制器（PWM）

PWM具备两个独立的输出通道，每个通道有独立的输入时钟，分辨率高达16位。支持可编程同步模式，允许外部输入启动PWM，可对脉冲宽度（占空比）、间隔（频率）和极性进行可编程设置，包括静态编程（PWM停止）和动态编程（PWM运行），可在PWM周期结束时更新占空比、频率和极性，编程范围广泛。

向量中断控制器

向量中断控制器将20个内部和8个外部中断源的中断请求信号组合，经过屏蔽和优先级排序后，应用到ARM7TDMI处理器核心的IRQ和FIQ中断输入。具备硬件中断向量逻辑，可对多达16个中断源进行可编程优先级设置，与使用软件轮询确定最高优先级中断源的解决方案相比，可减少IRQ类型中断的响应时间，显著提高LH79520在嵌入式控制应用中的实时能力。28个中断通道可单独屏蔽，状态可通过软件轮询访问，除看门狗定时器中断外，所有中断通道均可编程生成FIQ中断请求、非向量IRQ中断请求（软件轮询IRQ源）或向量IRQ中断请求（最多16个通道），看门狗定时器只能生成FIQ中断请求，外部中断输入可进行可编程设置（边沿触发或电平触发、上升沿/高电平有效或下降沿/低电平有效）。

复位、时钟和电源控制器（RCPC）

RCPC为LH79520的运行生成各种时钟信号，确保在电源开启和从节能运行模式唤醒后有序启动。允许软件根据需要单独选择各种片上时钟信号的频率，以最节能的模式运行芯片。具备14.7456 MHz晶体振荡器和PLL用于片上时钟生成，支持外部时钟输入（若不使用片上振荡器和PLL），32.768 kHz晶体振荡器为实时时钟生成1 Hz时钟，可单独控制外设和CPU的时钟，UART的时钟源可在14.7456 MHz晶体振荡器和外部时钟源之间选择，具备可编程时钟预分频器用于UART和PWM，提供五种全局电源控制模式：活动、待机、睡眠、停止1和停止2，可实时更改CPU和总线时钟频率，支持可选时钟输出，具备硬件复位（nRESETIN）和软件复位功能。

实时时钟（RTC）

RTC可提供基本的闹钟功能或长时间基准计数器，通过在RTC输入的编程周期数计数后生成中断信号实现。使用1 Hz时钟输入到RTC可实现每秒计数。具备32位向上计数器，可进行可编程加载，可编程32位匹配比较寄存器，当计数器和比较寄存器相同时，可通过软件屏蔽中断。RTC输入时钟源包括PLL时钟、32.768 kHz时钟和1 Hz时钟（默认）。

看门狗定时器

看门狗定时器提供硬件保护，防止系统故障。它是一个可编程定时器，需由软件定期复位。若未能及时复位定时器，将产生FIQ中断；若未能处理FIQ中断，将导致系统复位。由总线时钟驱动，具备16个可编程超时周期（从2^16到2^31个时钟周期），当达到超时周期时，可生成系统复位（复位LH79520）或FIQ中断，具备软件使能、锁定和计数器复位机制，增加了防止意外写入的安全性，具备保护机制，防止中断服务失败：第一次WDT超时触发FIQ并置位nWDFIQ状态标志，若FIQ服务例程未能清除nWDFIQ，则下一次WDT超时触发软复位。

定时器

LH79520集成了两个定时器模块，每个模块包含两个16位独立可编程定时器，共四个独立定时器。每个定时器有两种工作模式：自由运行模式（定时器达到0x0000后回绕到0xFFFF并生成中断请求，继续从0xFFFF向下计数）和周期性定时器模式（定时器达到0x0000后自动重新加载其编程值并生成中断请求，继续从加载值向下计数）。每个定时器包含一个可编程预分频器（总线时钟除以1、16或256），定时器可级联以实现更长的定时周期，高阶定时器的进位输出为下一个低阶定时器提供时钟信号，可能的定时范围为2^15（单个定时器）、2^31（两个定时器级联）、2^47（三个定时器级联）和2^63（四个定时器级联），最低阶定时器的输出信号可作为CTOUT1B信号外部可用。

输入/输出配置系统

IOCON系统提供的寄存器允许用户直接控制设备的引脚复用，通过设置或清除一组寄存器中的位，用户可以为外设设备配置LH79520。

通用输入/输出（GPIO）

LH79520提供多达64位的可编程输入/输出，包括A到H八个8位端口，这些端口与其他信号复用。每个输入/输出引脚可单独编程，所有I/O端口在上电时默认设置为输入。

电气规格与信号特性

绝对最大额定值

芯片的直流核心电源电压（VDDC）范围为 -0.3 到 2.4 V，直流I/O电源电压（VDD）范围为 -0.3 到 4.6 V，直流模拟电源电压（VDDA）范围为 -0.3 到 2.4 V，存储温度范围为 -55 到 +125 °C。需要注意的是，这些应力额定值仅适用于瞬态条件，在或超过绝对最大额定值条件下运行可能会影响可靠性并导致设备永久性损坏。

推荐工作条件

商业应用中，直流核心电源电压（VDDC）推荐范围为 1.62V 到 1.98V，典型值为 1.8V；直流I/O电源电压（VDD）推荐范围为 3.0 V 到 3.6 V，典型值为 3.3 V；直流模拟电源电压（VDDA）推荐范围为 1.62V 到 1.98V，典型值为 1.8V；时钟频率范围为 10 MHz 到 77.4144 MHz；商业工作温度范围为 0°C 到 +70°C。工业应用中，工作温度范围为 -40°C 到 +85°C，其他参数与商业应用相同。

DC/AC规格

在商业和工业应用中，芯片的DC规格包括CMOS输入高电压（VIH）、CMOS输入低电压（VIL）、施密特触发引脚的正输入阈值电压（VIT+）、负输入阈值电压（VIT-）、施密特触发迟滞（VHST）、CMOS输出高电压（VOH）、CMOS输出低电压（VOL）、外部时钟输入（XTAL32IN、XTALIN）、输入泄漏电流（IIN）、输出三态泄漏电流（IOZ）、活动电流（IACTIVE）、待机电流（ISTANDBY）、睡眠电流（ISLEEP）、停止1电流（ISTOP1）、停止2电流（ISTOP2）、输入电容（CIN）和输出电容（COUT）等参数。AC规格则包括各种信号的时间参数，如输出信号的有效时间（tOVXXX）、保持时间（tOHXXX），输入信号的建立时间（tISXXX）和保持时间（tIHXXX）等，这些参数在不同的信号接口（如异步内存接口、同步内存接口、同步串行端口等）中有具体的要求和限制。

应用与设计注意事项

应用场景

LH79520的高性能和丰富的外设接口使其适用于多种应用场景，如便携式设备、工业控制、嵌入式系统等。在便携式设备中，其低功耗模式和强大的处理能力可满足长时间运行和高效处理的需求；在工业控制领域，其实时性和可靠性可确保系统的稳定运行；在嵌入式系统中，其高度集成的特性可减少电路板面积和成本。

印刷电路板布局实践

在设计印刷电路板时，需要注意以下几点：

1. 电源供应去耦：LH79520具有不同内部电路部分的独立电源和接地引脚，VDD和VSS引脚为I/O缓冲器供电，VDDC和VSSC引脚为核心逻辑供电。每个VDD和VDDC引脚必须提供到相应电路板电源的低阻抗路径，VSS和VSSC引脚必须提供到电路板接地的低阻抗路径。每个电源供应必须使用至少一个0.1 µF高频电容器进行去耦，该电容器应尽可能靠近芯片的VDDx、VSSx引脚对放置在芯片的四个侧面。如果电路板空间允许，可在每个VDDx、VSSx对附近添加一个0.01 µF高频电容器。为了有效去耦，电容器引脚和连接到芯片VDDx、VSSx引脚的相关电路板走线长度应保持在每个电容器引脚小于半英寸（12.7 mm）。每个电源供应应在芯片的一侧附近放置一个10 µF的大容量电容器。
2. PLL、VDDA、VSSA滤波器：VDDA引脚为芯片PLL电路供电，VSSA是PLL电路的接地返回路径。如果使用内部PLL电路，这些引脚必须连接如图所示的低通滤波器。原理图中所示的肖特基二极管必须具有低正向压降规格，以允许VDDA快速过渡到整个输入电压范围。电源引脚VDDA路径必须是从IC封装引脚到高频电容器，再到低频电容器，最后通过串联电阻连接到电路板电源的单根导线，IC引脚到高频电容器的距离应尽可能短。同样，VSSA路径是从IC引脚到高频电容器，再到低频电容器，IC引脚到高频电容器的距离应尽可能短。需要注意的是，VSSA引脚专门不连接到电路板接地，因为LH79520 PLL电路内部有与VSS（GND）的直流接地连接，所以外部VSSA引脚必须仅连接到滤波器组件，而不连接到电路板接地。
3. 未使用输入信号调理：浮动输入信号可能导致过度功耗。未使用的输入信号如果没有内部上拉或下拉电阻，应外部上拉或下拉，以将信号连接到其非活动状态。一些GPIO信号可能默认设置为输入，如果携带这些信号的引脚未使用，软件可以将这些信号编程为输出，以消除上拉或下拉的需要。在软件执行之前，功耗可能会高于预期。一些LH79520输入具有内部上拉或下拉电阻，如果未使用，这些输入不需要外部调理。
4. 其他电路板布局实践：LH79520的所有输出引脚具有快速的上升和下降时间，因此印刷电路板走线互连长度必须减少，以最小化这些快速输出开关时间的传输线效应引起的过冲、下冲和反射。这一建议特别适用于地址和数据总线。在考虑电容时，计算必须考虑所有设备负载和电路板走线引起的电容。走线引起的电容将取决于许多因素，包括走线宽度、电路板所用的介电材料以及与接地和电源平面的接近程度。在具有较高电容负载的系统中，电源供应去耦和印刷电路板布局的注意事项变得更加关键，因为随着这些电容负载的增加，电源供应和接地返回路径中的瞬态电流也会增加。除非指定了内部下拉电阻，否则应向所有未使用的输入添加上拉电阻；请参考表2，考虑所有在复位时为输入的信号。

建议的外部组件

对于32.768 kHz晶体电路，建议使用并联谐振型晶体，如MTRON SX1555或等效型号，其容差为±30 ppm，老化为±3 ppm，负载电容为12.5 pF，ESR（最大值）为50 kΩ，驱动电平为1.0 µW（最大值）。外部组件包括一个10 MΩ电阻（R1）、两个电容（C1为15 pF，C2为18 pF），这些值取决于晶体的指定负载电容和PCB杂散电容，电阻R1必须在电路中，接地连接应短并返回连接到处理器核心接地引脚的接地平面，R1、C1、C2的容差应≤ 5%。对于14.7456 MHz晶体电路，建议使用AT切割的并联模式