AD9859直接数字合成器：功能特性与应用解析

一、引言

在电子设计领域，直接数字合成器（DDS）凭借其高精度、快速频率切换等特性，在众多应用场景中发挥着重要作用。AD9859作为一款高性能的DDS芯片，由Analog Devices推出，具备诸多卓越特性。本文将深入剖析AD9859的技术细节、工作原理以及应用场景，为电子工程师们提供全面的参考。

文件下载：AD9859.pdf

二、AD9859的特性亮点

2.1 高速与高性能

AD9859拥有400 MSPS的内部时钟速度，集成了10位DAC，能够生成高达200 MHz的频率捷变模拟输出正弦波形。其相位噪声在1 kHz偏移时≤ –120 dBc/Hz（DAC输出），在160 MHz（±100 kHz偏移）时具有>75 dB的无杂散动态范围（SFDR），展现出出色的动态性能。

2.2 灵活的控制与配置

芯片支持串行输入/输出（I/O）控制，采用1.8 V电源供电，具备软件和硬件控制的掉电功能。同时，它还拥有PLL REFCLK乘法器（4×至20×）、内部振荡器，可由单个晶体驱动，具备相位调制能力以及多芯片同步功能。

2.3 广泛的工作温度范围

AD9859被指定在–40°C至+105°C的扩展工业温度范围内工作，能够适应各种恶劣的工作环境。

三、工作原理与组件模块

3.1 DDS核心

DDS核心的输出频率（(f{o})）与系统时钟频率（SYSCLK）、频率调谐字（FTW）以及累加器容量有关。具体关系如下： 当(0 leq FTW leq 2^{31})时，(f{o}=(FTW)(f{S}) / 2^{32})； 当(2^{31}< FTW<2^{32}-1)时，(f{o}=f_{S} times(1-(FTW / 2^{32})))。 相位累加器的输出值通过COS(x)功能块转换为幅度值，并路由到DAC。

3.2 锁相环（PLL）

PLL可对REFCLK频率进行乘法运算，通过编程控制功能寄存器2的5位REFCLK乘法器部分（Bits <7:3>）来实现。当编程值在0x04至0x14（十进制4至20）范围内时，PLL将REFCLK输入频率乘以相应的十进制值，但PLL的最大输出频率限制为400 MHz。当编程值超出4至20的范围时，PLL被旁路以节省功率。

3.3 时钟输入

AD9859支持多种时钟方法，包括差分或单端输入时钟，以及片上振荡器和PLL乘法器的启用，这些都可通过用户可编程位进行控制。它可以配置为六种操作模式之一来生成系统时钟，具体模式通过CLKMODESELECT引脚、CFR1<4>和CFR2<7:3>进行配置。

3.4 DAC输出

芯片集成了10位电流输出DAC，其输出参考AVDD而非AGND。两个互补输出提供组合的满量程输出电流（(I_{out})），差分输出可减少DAC输出处可能存在的共模噪声，提高信噪比。满量程电流由连接在DAC_RSET引脚和DAC地（AGNDDAC）之间的外部电阻（(R{SET})）控制，关系为(R{SET}=39.19 / I{OUT})。最大满量程输出电流为15 mA，但将输出限制为10 mA可提供最佳的无杂散动态范围（SFDR）性能。DAC输出合规范围为AVDD + 0.5 V至AVDD – 0.5 V。

3.5 串行I/O端口

AD9859的串行端口是一个灵活的同步串行通信端口，可轻松与许多行业标准的微控制器和微处理器接口。它兼容大多数同步传输格式，支持MSB先或LSB先的传输格式，可配置为单引脚I/O（SDIO）实现2线接口，或两个单向引脚（SDIO/SDO）实现3线接口。

四、寄存器配置与功能控制

4.1 控制功能寄存器

AD9859有多个控制功能寄存器，如CFR1和CFR2，用于控制芯片的各种功能、特性和模式。例如，CFR1可控制数字电源掉电、DAC电源掉电、时钟输入电源掉电等功能；CFR2主要控制与芯片模拟部分相关的功能，如REFCLK乘法器、VCO范围、电荷泵电流等。

4.2 其他寄存器

还包括幅度比例因子（ASF）寄存器、幅度斜坡速率（ARR）寄存器、频率调谐字（FTW0）寄存器和相位偏移字（POW）寄存器等。这些寄存器在输出整形键控（OSK）操作、频率控制和相位调整等方面发挥着重要作用。

五、操作模式与编程特性

5.1 单音模式

在单音模式下，DDS核心使用单个调谐字，存储在FTW0中的值被提供给相位累加器，该值只能手动更改，通过向FTW0写入新值并发出I/O UPDATE信号来实现。相位调整可通过相位偏移寄存器进行。

5.2 相位偏移控制

用户可以通过控制寄存器向相位累加器的输出添加14位相位偏移（θ），提供静态相位调整和动态相位调制两种方法。同时，AD9859允许对相位累加器进行可编程的连续清零、清零释放或自动清零功能，这些功能通过CFR1的相关位进行控制。

5.3 整形开关键控（OSK）

AD9859的整形开关键控功能允许用户控制DAC的开-关发射的上升和下降时间，支持自动和手动两种模式。自动模式下，内部生成的比例因子由幅度斜坡速率（ARR）寄存器控制，通过外部引脚（OSK）进行调节；手动模式下，用户可直接将比例因子值写入幅度比例因子（ASF）寄存器来控制输出幅度。

5.4 同步功能

芯片支持自动同步、软件控制手动同步和硬件控制手动同步三种模式，可实现多个AD9859的轻松同步。在同步多个设备时，需要注意所有单元共享公共时钟源，I/O UPDATE信号的上升沿必须同步提供给所有设备，并且要将DVDD_I/O电源设置为3.3 V。

六、应用电路与布局考虑

6.1 建议应用电路

文档中给出了几个建议的应用电路，如用于上变频/下变频的同步本振电路、PLL中的数字可编程分频功能电路以及两个AD9859同步提供具有独立相位偏移的I和Q载波以实现清零的电路等。这些电路展示了AD9859在不同应用场景中的灵活性和实用性。

6.2 布局考虑

为了获得最佳性能，在布局时应将模拟电源（AVDD）和数字电源（DVDD）分别供电，即使它们由同一个电源驱动的不同电压调节器提供。同样，接地连接（AGND、DGND）应尽可能分开，旁路电容器应尽可能靠近设备引脚放置。

七、总结

AD9859作为一款高性能的直接数字合成器，凭借其高速、高精度、灵活的控制和配置以及广泛的应用场景，为电子工程师们提供了一个强大的工具。在实际设计中，工程师们需要深入理解其工作原理、寄存器配置和操作模式，结合具体的应用需求，合理设计电路和布局，以充分发挥AD9859的优势。你在使用AD9859的过程中遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。