电子说
在电子设计领域,直接数字合成器(DDS)凭借其出色的频率合成能力和灵活性,成为众多应用场景中的关键组件。AD9951作为一款性能卓越的DDS芯片,以其高速、高精度和丰富的功能,在通信、测试测量等领域得到了广泛应用。本文将对AD9951进行全面解析,为电子工程师们提供深入的技术参考。
文件下载:AD9951.pdf
AD9951是一款具备14位DAC的直接数字合成器,内部时钟速度高达400 MSPS。它采用先进的DDS技术,结合内部高速、高性能DAC,能够生成频率灵活的模拟输出正弦波形,最高可达200 MHz。该芯片专为快速跳频和精细调谐分辨率而设计,频率调谐和控制字通过串行I/O端口加载,工作温度范围为 -40°C至 +105°C,适用于各种工业环境。
AVDD、DVDD = 1.8 V ± 5%,DVDD_I/O = 3.3 V ± 5%,确保芯片在稳定的电源环境下工作。
REFCLK输入频率范围根据乘数的不同而有所变化,输入电容、输入阻抗、占空比等参数也有明确规定,以保证时钟信号的质量。
包括串行控制总线的最大频率、最小时钟脉冲宽度、数据设置时间、数据保持时间等参数,确保数据传输的准确性和稳定性。
CMOS逻辑输入输出的电压和电流参数有明确规定,确保与其他电路的兼容性。
不同工作模式下的功耗不同,如快速功率关断模式、单音模式和全睡眠模式,可根据实际需求选择合适的工作模式以降低功耗。
最大SYNC时钟速率和SYNC_CLK对齐分辨率等参数,确保多芯片同步的准确性。
AD9951采用48 - 引脚TQFP/EP封装,各引脚功能明确,包括电源引脚、时钟输入引脚、DAC输出引脚、控制引脚等。其中,Pin 43(DVDD_I/O)可供电至1.8 V或3.3 V,而DVDD引脚(Pin 2和Pin 34)只能供电至1.8 V。各引脚的详细功能如下:
通过一系列图表展示了AD9951在不同输出频率下的宽带无杂散动态范围(WBSFDR)和窄带无杂散动态范围(NBSFDR),以及残留相位噪声等性能指标。这些图表直观地反映了芯片在不同工作条件下的性能表现,为工程师在实际应用中提供了重要的参考依据。
DDS的输出频率是系统时钟频率(SYSCLK)、频率调谐字(FTW)和累加器容量的函数。通过特定的公式计算输出频率,确保信号的精确生成。同时,相位累加器的输出通过COS(x)功能块转换为幅度值,并路由到DAC。在某些应用中,可通过控制位将相位累加器输出强制为零。
PLL可对REFCLK频率进行乘法运算,通过编程控制功能寄存器2的5位REFCLK乘数部分来实现。当乘数在4 - 20范围内时,PLL将REFCLK输入频率乘以相应的十进制值,但最大输出频率限制为400 MHz。当乘数超出该范围时,PLL被旁路以节省功率。
AD9951支持多种时钟方法,可通过用户可编程位控制差分或单端输入时钟、片上振荡器和PLL乘数的启用。通过CLKMODESELECT引脚、CFR1<4>和CFR2<7:3>可配置六种工作模式来生成系统时钟。
AD9951集成了14位电流输出DAC,输出参考AVDD而非AGND。两个互补输出提供组合的满量程输出电流,可有效减少共模噪声,提高信噪比。满量程电流由外部电阻控制,输出合规范围为AVDD + 0.5 V至AVDD - 0.5 V。
串行I/O端口是一个灵活的同步串行通信端口,与许多行业标准微控制器和微处理器兼容。支持MSB先或LSB先的传输格式,可配置为2 - 线或3 - 线接口,还提供了IOSYNC和CS引脚以增加系统设计的灵活性。
芯片的寄存器映射详细列出了各个寄存器的名称、位范围、默认值等信息,包括控制功能寄存器1(CFR1)、控制功能寄存器2(CFR2)、幅度缩放因子(ASF)、幅度斜坡速率(ARR)、频率调谐字(FTW0)和相位偏移字(POW0)等。每个寄存器的各个位都有明确的功能描述,工程师可根据实际需求进行编程配置。
在单音模式下,DDS核心使用单个调谐字,FTW0中存储的值提供给相位累加器。可通过向FTW0写入新值并发出I/O UPDATE来手动更改频率,还可通过相位偏移寄存器进行相位调整。
与AD9951的通信周期分为两个阶段:指令周期和数据传输周期。指令字节指定读写操作和寄存器地址,在通信周期的前八个SCLK上升沿写入。数据传输周期根据访问的寄存器不同而传输不同数量的字节。
指令字节包含读写操作指示和寄存器地址信息,通过位7确定读写操作,位4 - 0确定访问的寄存器。
SCLK为串行时钟,CSB为芯片选择,SDIO为串行数据I/O,SDO为串行数据输出,IOSYNC用于同步I/O端口状态机。
AD9951串行端口支持MSB先或LSB先的数据格式,由控制寄存器0x00<8>位控制。不同格式下,串行端口控制器生成的字节地址顺序不同。
AD9951支持外部控制或硬件电源关断功能,以及软件可编程电源关断位。软件控制可通过CFR1<7:4>位分别对DAC、PLL、输入时钟电路和数字逻辑进行电源关断。外部电源关断通过PWRDWNCTL输入引脚控制,根据CFR1<3>位进入快速恢复或全功率关断模式。
为了获得最佳性能,在布局时应将模拟电源(AVDD)和数字电源(DVDD)分开供电,接地连接(AGND、DGND)也应尽量分开。旁路电容器应尽可能靠近设备引脚放置,采用多层旁路方案可有效减少噪声干扰。
文档中提供了几种建议的应用电路,包括同步LO用于上变频/下变频、PLL中的数字可编程分频功能、两个AD9951设备同步提供具有独立相位偏移的I和Q载波等。这些应用电路为工程师在实际设计中提供了参考。
综上所述,AD9951是一款功能强大、性能卓越的直接数字合成器,适用于多种应用场景。电子工程师在使用该芯片时,应充分了解其特性、工作原理和应用方法,结合实际需求进行合理设计,以实现最佳的系统性能。你在使用AD9951的过程中遇到过哪些问题呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !