解析 onsemi FDMS3660S：高性能 N 沟道 MOSFET 的卓越之选

在电子设计领域，MOSFET 作为关键的功率器件，其性能直接影响着电路的效率和稳定性。今天，我们就来深入剖析 onsemi 推出的 FDMS3660S，一款采用双 PQFN 封装的 N 沟道 MOSFET 产品。

文件下载：FDMS3660S-D.PDF

产品概述

FDMS3660S 内部集成了两个专门设计的 N 沟道 MOSFET，其开关节点内部相连，这一设计极大地方便了同步降压转换器的布局和布线。控制 MOSFET（Q1）和同步 SyncFET（Q2）经过精心设计，能够提供出色的功率效率。

关键特性

低导通电阻

Q1 在不同条件下展现出优秀的导通电阻特性：当 $V{GS}=10V$、$I{D}=13A$ 时，最大 $R{DS(on)}=8mOmega$；当 $V{GS}=4.5V$、$I{D}=11A$ 时，最大 $R{DS(on)}=11mOmega$。Q2 的表现更为出色，在 $V{GS}=10V$、$I{D}=30A$ 时，最大 $R{DS(on)}=1.8mOmega$；$V{GS}=4.5V$、$I{D}=27A$ 时，最大 $R{DS(on)}=2.2mOmega$。低导通电阻意味着在导通状态下的功率损耗更小，有助于提高电路的效率。

低电感封装

该产品采用低电感封装，能够有效缩短上升/下降时间，从而降低开关损耗。同时，MOSFET 的集成设计优化了布局，降低了电路电感，减少了开关节点的振铃现象。

环保合规

FDMS3660S 符合 RoHS 标准，无铅设计，满足环保要求，使工程师在设计时无需担心环保法规的限制。

电气参数

极限参数

在 $T{A}=25^{circ}C$ 的条件下，Q1 和 Q2 的漏源电压 $V{DS}$ 最大值均为 30V，瞬态耐压 $Bvdsst$ 小于 100ns 时为 36V。栅源电压方面，Q1 为 $pm20V$，Q2 为 $pm12V$。连续漏极电流方面，不同条件下有不同的限制，如在 $T{C}=25^{circ}C$ 时，Q1 为 30A（封装限制）、60A（硅片限制），Q2 为 60A（封装限制）、145A（硅片限制）；在 $T{A}=25^{circ}C$ 时，Q1 为 13A，Q2 为 30A。脉冲漏极电流 Q1 为 40A，Q2 为 120A。单脉冲雪崩能量 Q1 为 33mJ，Q2 为 86mJ。单操作功率耗散在不同条件下也有相应规定。工作和存储结温范围为 $-55^{circ}C$ 至 $+150^{circ}C$。需要注意的是，超过这些极限参数可能会损坏器件，影响其功能和可靠性。

电气特性

在关断特性方面，漏源击穿电压 $BVDSS$ 在特定测试条件下，Q1 和 Q2 均为 30V。击穿电压温度系数方面，Q1 为 16mV/°C，Q2 为 24mV/°C。零栅压漏极电流 $IDSS$ 和栅源泄漏电流 $IGSS$ 也有明确的数值。

导通特性中，栅源阈值电压 $VGS(th)$ 及其温度系数在不同条件下有不同表现。漏源导通电阻 $rDS(on)$ 随栅源电压和漏极电流的变化而变化，并且在不同温度下也有所不同。正向跨导 $gFS$ 反映了 MOSFET 的放大能力。

动态特性方面，输入电容 $Ciss$、输出电容 $Coss$、反向传输电容 $Crss$ 和栅极电阻 $Rg$ 等参数对于分析 MOSFET 的开关性能至关重要。开关特性包括导通延迟时间、上升时间、关断延迟时间、下降时间以及总栅极电荷 $Qg$ 和栅极驱动电荷 $Qgd$ 等。

漏源二极管特性中，正向电压、反向恢复时间和反向恢复电荷等参数也会影响 MOSFET 的性能。

典型特性

文档中给出了丰富的典型特性曲线，包括导通区域特性、归一化导通电阻与漏极电流和栅极电压的关系、归一化导通电阻与结温的关系、导通电阻与栅源电压的关系、传输特性、源漏二极管正向电压与源电流的关系、栅极电荷特性、电容与漏源电压的关系、无钳位电感开关能力、最大连续漏极电流与壳温的关系、正向偏置安全工作区、单脉冲最大功率耗散以及结到环境的瞬态热响应曲线等。这些曲线为工程师在实际应用中评估和优化电路提供了重要的参考依据。

应用信息

开关节点振铃抑制

onsemi 的功率级产品采用了专有设计，在降压转换器中无需外部缓冲组件，就能有效降低开关节点（PHASE）的峰值过冲和振铃电压。与竞争对手的解决方案相比，在相同测试条件下，该产品的振铃现象明显减少。

PCB 布局指南

PCB 布局对于功率电路的性能至关重要。以下是一些推荐的布局准则：

1. 输入旁路电容：输入陶瓷旁路电容 C1 和 C2 应靠近功率级的 D1 和 S2 引脚放置，以减少寄生电感和高频传导损耗。
2. PHASE 铜迹线：PHASE 铜迹线不仅是功率级封装到输出电感的电流路径，还可作为功率级封装中下部 FET 的散热器。迹线应短而宽，以降低电阻，减少传导损耗和温度上升。同时，要注意避免与相邻迹线的耦合。
3. 输出电感位置：输出电感应尽可能靠近功率级器件，以减少铜迹线电阻导致的功率损耗。
4. 缓冲电路：POWERTRENCH 技术的 MOSFET 能有效减少相位节点振铃，大多数情况下无需外部缓冲电路。若使用 RC 缓冲电路，应将其靠近 PHASE 焊盘和 S2 引脚放置。
5. 驱动 IC 布局：驱动 IC 应靠近功率级器件，通过宽迹线连接高侧栅极和低侧栅极，以消除驱动与 MOSFET 之间的寄生电感和电阻影响，提高开关效率。
6. 接地设计：S2 引脚应通过多个过孔连接到接地平面，以实现低阻抗接地，避免接地不良导致的噪声和故障。
7. 过孔使用：在每个铜区域使用多个过孔连接顶层、内层和底层，有助于平滑电流流动和热传导。过孔应相对较大，约 8 至 10 密耳，且电感合理。关键高频组件应靠近器件并位于 PCB 的同一侧。

总结

FDMS3660S 凭借其低导通电阻、低电感封装、环保合规等特性，以及出色的电气性能和丰富的典型特性曲线，为电子工程师在计算、通信、通用负载点和笔记本 VCORE 等应用中提供了一个高性能的解决方案。同时，合理的 PCB 布局指南有助于充分发挥该产品的优势，提高电路的效率和稳定性。在实际设计中，工程师们可以根据具体需求，结合这些特性和指南，优化电路设计，实现更好的性能。你在使用类似 MOSFET 产品时，遇到过哪些挑战呢？欢迎在评论区分享你的经验。