MAX5105/MAX5106：非易失性四路8位DAC的全面解析与应用

在电子设计领域，数模转换器（DAC）是连接数字世界和模拟世界的关键桥梁。今天，我们要深入探讨的是Maxim公司的两款优秀DAC产品——MAX5105和MAX5106，它们以其独特的特性和出色的性能，在众多应用场景中发挥着重要作用。

文件下载：MAX5105.pdf

一、产品概述

MAX5105/MAX5106是两款非易失性四路8位DAC，采用单+2.7V至+5.5V电源供电。其内部的EEPROM能够在断电后存储DAC状态，上电时自动将这些非易失性寄存器中的数据初始化到DAC输出和工作状态。这一特性使得设备在重新上电后能够快速恢复到之前的工作状态，大大提高了系统的稳定性和可靠性。

内部的高精度缓冲器支持轨到轨（Rail - to - Rail）摆动，参考输入范围涵盖了地和正电源轨，为设计提供了更大的灵活性。此外，它们还具备软件控制的10µA关断模式和静音状态，可将DAC输出驱动到各自的REFL_电压。其中，MAX5105更是集成了异步MUTE输入和RDY/BSY输出，用于指示非易失性存储器的状态。

这两款产品在封装形式上也有所不同。MAX5105有20引脚QSOP和20引脚宽体SO封装可选，而MAX5106则采用16引脚QSOP封装，用户可以根据实际的应用需求和电路板空间进行选择。

二、产品特性

2.1 非易失性存储

片上EEPROM能够存储DAC状态，上电复位时所有寄存器会初始化为预存储的状态，确保设备在断电重启后能迅速恢复正常工作，无需重新配置参数，为系统的连续运行提供了有力保障。

2.2 宽电源电压范围

支持+2.7V至+5.5V的单电源供电，适用于各种不同电源规格的应用场景，无论是电池供电的便携式设备，还是使用标准电源的工业设备，都能轻松适配。

2.3 四路独立DAC

配备四个8位DAC，每个DAC都有独立的高、低参考输入（MAX5105），参考输入范围从地到VDD。这种设计使得每个DAC可以根据不同的需求设置不同的参考电压，实现更精确的模拟输出。

2.4 轨到轨输出缓冲器

输出缓冲器支持轨到轨输出，能够提供接近电源电压范围的输出信号，有效提高了信号的动态范围，增强了信号的驱动能力。

2.5 低功耗设计

正常工作时的电源电流仅为1mA，关断模式下的最大电流仅为10µA，大大降低了设备的功耗，延长了电池供电设备的续航时间，同时也减少了散热需求，提高了系统的稳定性。

2.6 小封装与兼容接口

采用20或16引脚QSOP小封装，节省了电路板空间。并且支持SPI™/QSPI™/MICROWIRE™兼容的串行接口，方便与各种微处理器进行通信，简化了系统的设计。

2.7 其他特性

MAX5105还具备异步MUTE输入和RDY/BSY引脚，用于指示存储器状态。此外，产品的工作温度范围为 - 40°C至+85°C，能够适应各种恶劣的工作环境。

三、技术参数

3.1 绝对最大额定值

• 电压限制：VDD、DIN、CS、CLK、MUTE至地的电压范围为 - 0.3V至+6V；DOUT、REFH、REFL、RDY/BSY、OUT_至地的电压范围为 - 0.3V至(VDD + 0.3V)。
• 电流限制：任何引脚的最大电流为±50mA。
• 功耗限制：不同封装的连续功率耗散有所不同。例如，16引脚QSOP在+70°C以上时，每升高1°C需降额8.3mW；20引脚QSOP在+70°C以上时，每升高1°C需降额9.1mW；20引脚SO在+70°C以上时，每升高1°C需降额10mW。
• 温度限制：工作温度范围为 - 40°C至+85°C，存储温度范围为 - 65°C至+150°C，结温为+150°C，引脚焊接温度（10s）为+300°C。

3.2 电气特性

• 静态精度：分辨率为8位，积分非线性（INL）在特定代码范围内最大为±1LSB，差分非线性（DNL）在特定代码范围内最大为±0.5LSB。
• 参考输入：参考输入电压范围为0至VDD，输入电阻为92kΩ至413kΩ，输入电阻匹配精度为±0.2%至±1%，输入电容为10pF。
• DAC输出：输出电压范围为VREFL至(VREFH - VREFL) x (N/256) + VREFL，输出电流最大为±1.0mA，放大器输出电阻为3Ω。
• 数字输入/输出：输入高电压为0.7 x VDD，输入低电压为0.8V，输入电流最大为±10µA，输入电容为10pF；输出高电压为VDD - 0.3V，输出低电压为0.4V，三态泄漏电流最大为±10µA，三态输出电容为15pF。
• 动态性能：CLK到OUT_的建立时间为6µs，通道间串扰在特定条件下为85dB，信号与噪声加失真比（SINAD）在不同条件下为56dB至58dB，参考馈通在特定条件下为86dB，时钟馈通为4nV - s，DAC输出白噪声为75nV/√Hz，关断恢复时间为7µs，关断时间为2µs。
• 电源：电源电压范围为2.7V至5.5V，电源电流在正常工作时为0.8mA至1.0mA，在非易失性写入操作时为20mA，关断电流为0.5µA至10µA。

3.3 数字时序

• 时钟参数：CLK周期为1µs，CLK高时间为300ns，CLK低时间为300ns。
• 片选参数：CS高时间为150ns，CS建立时间为100ns，CS保持时间为0ns。
• 数据参数：DIN建立时间为100ns，DIN保持时间为0ns，CLK到DOUT有效时间为1µs，CLK到DOUT传播延迟为1µs，DOUT禁用时间为250ns，非易失性存储时间为13ms。

3.4 非易失性存储器可靠性

数据保留时间按照MIL STD - 883测试方法1008测试，可达100年；耐久性按照MIL STD - 883测试方法1033测试，可进行100,000次存储操作。

四、引脚描述

MAX5105和MAX5106的引脚功能有所不同，但都围绕着DAC的输入、输出、控制和电源等方面。下面是主要引脚的简要说明：

• REFHx：DACx的高参考输入引脚，用于设置DAC的满量程电压。
• REFLx：DACx的低参考输入引脚，用于设置DAC的零代码输出电压。
• VDD：正电源电压引脚。
• RDY/BSY（MAX5105）：就绪/忙状态的开漏输出引脚，用于指示非易失性存储器的状态，需要连接一个100kΩ上拉电阻到VDD。
• CLK：串行时钟输入引脚，用于同步串行数据的传输。
• CS：芯片选择输入引脚，低电平有效，用于使能芯片。
• DIN：串行数据输入引脚，用于向芯片写入数据。
• DOUT：串行数据输出引脚，用于从芯片读取数据。
• MUTE（MAX5105）：静音输入引脚，可将所有DAC输出驱动到各自的REFL_电压。
• GND：接地引脚，同时也是MAX5106中REFL2和REFL3的连接点。
• OUTx：DACx的输出引脚，输出相应的模拟电压信号。

五、工作原理

5.1 DAC操作

MAX5105/MAX5106采用矩阵解码架构的DAC，通过矩阵排列的电阻串将外部参考电压VREFH和VREFL之间的差值进行分压。行和列解码器从电阻串中选择合适的抽头，提供所需的模拟电压。这种架构不仅节省了系统的整体功耗，而且电阻串对参考电压呈现与代码无关的输入阻抗，保证了输出的单调性。

5.2 输出缓冲放大器

所有模拟输出都由高精度的单位增益跟随器进行内部缓冲，其压摆率约为0.5V/µs，输出能够在GND到VDD之间摆动。当输出从VREFL到VREFH（或VREFH到VREFL）转换时，在负载为10kΩ与100pF并联的情况下，放大器输出通常在6µs内稳定到±1/2LSB。

软件静音/关断命令可以独立地将每个输出驱动到各自的REFL_电压（静音）或高阻抗状态（关断）。将四个DAC都置于关断状态时，可将电源电流降低到最大10µA。MAX5105还提供异步MUTE输入，可同时将所有DAC输出驱动到各自的REFL_电压。

5.3 内部EEPROM

内部EEPROM由五个非易失性寄存器组成，能够在设备断电后保留DAC输出和工作状态。其中四个寄存器存储每个DAC的数据，另一个寄存器存储设备的静音和关断状态。

5.4 DAC寄存器

MAX5105/MAX5106拥有八个8位DAC寄存器，包括四个易失性寄存器和四个非易失性寄存器。易失性寄存器在设备启用和供电时保留数据，断电或关断时数据清零；非易失性寄存器在断电后仍能保留数据。数据可以通过DIN直接写入易失性寄存器，也可以从非易失性寄存器加载到易失性寄存器。上电时，设备会自动使用非易失性寄存器中存储的数据进行初始化。

5.5 静音/关断寄存器

有两个8位的静音/关断寄存器，用于存储每个DAC的工作状态。其中四个最高有效位（MSBs）存储静音状态，四个最低有效位（LSBs）存储关断状态。易失性寄存器存储当前的静音/关断状态，非易失性寄存器在设备断电后仍能保留数据，并且可以通过DOUT读取。上电时，易失性寄存器会用非易失性数据进行初始化，也可以通过DIN或从非易失性寄存器加载数据。

六、串行接口与控制

6.1 串行接口

MAX5105/MAX5106通过同步、全双工的3线接口与微处理器（µPs）进行通信，数据以MSB优先的方式在一个14位字中传输。4线接口增加了RDY/BSY（MAX5105）线，用于指示非易失性存储器的状态。数据的发送和接收是同时进行的。

6.2 串行输入数据格式和控制代码

14位串行输入格式包括一个起始位、两个控制位（C0，C1）、三个地址位（A0，A1，A2）和八个数据位（D7 - D0）。5位地址/控制代码用于配置DAC，具体的编程命令如下表所示：	14 - 位串行字							功能
START	C1	C0	A2	A1	A0	D7 - D0
0	0	0	0	0	8 - 位DAC数据	写入DAC0非易失性寄存器，输出不变
0	0	0	0	1	8 - 位DAC数据	写入DAC1非易失性寄存器，输出不变
0	0	0	1	0	8 - 位DAC数据	写入DAC2非易失性寄存器，输出不变
0	0	0	1	1	8 - 位DAC数据	写入DAC3非易失性寄存器，输出不变
0	0	1	0	0	8 - 位DAC数据	写入静音/关断状态到非易失性寄存器，输出不变
0	1	0	0	0	8 - 位DAC数据	写入DAC0易失性寄存器并更新OUT0，其他输出不变
0	1	0	0	1	8 - 位DAC数据	写入DAC1易失性寄存器并更新OUT1，其他输出不变
0	1	0	1	0	8 - 位DAC数据	写入DAC2易失性寄存器并更新OUT2，其他输出不变
1	0	1	0	1	1	8 - 位DAC数据	写入DAC3易失性寄存器并更新OUT3，其他输出不变
1	0	1	1	0	0	8 - 位DAC数据	写入静音/关断状态到易失性寄存器，更新DAC输出状态
1	1	0	0	0	0	XXXXXXXX	读取DAC0非易失性寄存器，DOUT输出数据，输出不变
1	1	0	0	0	1	XXXXXXXX	读取DAC1非易失性寄存器，DOUT输出数据，输出不变
1	1	0	0	1	0	XXXXXXXX	读取DAC2非易失性寄存器，DOUT输出数据，输出不变
1	1	0	0	1	1	XXXXXXXX	读取DAC3非易失性寄存器，DOUT输出数据，输出不变
1	1	0	1	0	0	XXXXXXXX	读取静音/关断非易失性寄存器，DOUT输出数据，输出不变
1	1	1	0	0	0	XXXXXXXX	加载DAC0非易失性寄存器到相应易失性寄存器并更新OUT0，其他输出不变
1	1	1	0	0	1	XXXXXXXX	加载DAC1非易失性寄存器到相应易失性寄存器并更新OUT1，其他输出不变
1	1	1	0	1	0	XXXXXXXX	加载DAC2非易失性寄存器到相应易失性寄存器并更新OUT2，其他输出不变
1	1	1	0	1	1	XXXXXXXX	加载DAC3非易失性寄存器到相应易失性寄存器并更新OUT3，其他输出不变
1	1	1	1	0	0	XXXXXXXX	加载静音/关断非易失性寄存器到易失性寄存器，更新所有DAC状态

6.3 非易失性存储命令

非易失性存储命令将8位DAC数据加载到选定的非易失性DAC寄存器，或将DAC工作状态加载到静音/关断非易失性寄存器。该命令不影响当前DAC输出或工作状态。控制和地址位时钟输入后，RDY/BSY（MAX5105）会变低，直到非易失性存储操作完成。对于MAX5106，在写入新字之前需要等待最长13ms的存储时间。在RDY/BSY（MAX5105）返回高电平或13ms存储时间（MAX5106）过去之前，不要向设备写入新数据。

6.4 寄存器写入命令

该命令直接将DAC数据加载到选定的DAC易失性寄存器，并在对应D0的CLK上升沿更新相应输出。通过设置A2为高，也可以访问静音/关断易失性寄存器。四个MSB（D7 - D4）中的1会使选定的DAC静音，四个LSB（D3 - D0）中的1会禁用选定的DAC。该命令不影响非易失性存储器中存储的数据。

6.5 非易失性读取命令

非易失性读取命令使选定的非易失性寄存器中的数据可供外部设备使用。数据在A0之后的八个时钟周期内通过DOUT输出，CS变高时DOUT返回高阻抗状态。该命令对DAC输出、工作状态或非易失性寄存器内容无影响。

6.6 非易失性加载命令

非易失性加载命令在A0之后的八个时钟周期内将选定的非易失性寄存器内容写入相应的易失性寄存器，并在对应A0的CLK上升沿更新相应的DAC输出或改变设备的工作状态。该命令不影响非易失性寄存器中的数据。

6.7 静音/关断模式

MAX5105/MAX5106具有软件控制的静音和关断模式。关断模式将DAC输出置于高阻抗状态，所有DAC禁用时可将静态电流消耗降低到最大10µA。静音模式将选定的DAC输出驱动到相应的REFL_电压，易失性DAC寄存器保留其数据，取消静音后输出恢复到之前的状态。MAX5105还具有异步MUTE输入，可使所有DAC静音。通过在适当的数据位（D7 - D0）设置1，可以单独禁用/静音输出缓冲器。当所有DAC都静音或关断时，非易失性存储命令将被忽略。如果使用静音/关断非易失性寄存器关闭或静音所有DAC，可以使用寄存器写入命令更改设备的工作状态。

七、应用信息

7.1 DAC线性度和偏移电压

输出缓冲器可能存在负输入偏移电压，在单电源供电的情况下，由于没有负电源，输出会保持在地电平。在使用端点法确定线性度时，需要在校准偏移和增益误差后，在代码10（0Ahex）和满量程代码（FFhex）之间进行测量。负偏移会导致输入代码在零附近转换时输出不变，因此产生正输出的最低代码即为下端点。

7.2 外部电压参考

MAX5105/MAX5106每个DAC都有两个参考输入REFH和REFL。REFH_设置满量程电压，REFL_设置零代码输出。在MAX5106中，REFL2和REFL3内部连接到地。REFH的典型输入阻抗为256kΩ，与代码无关。输出电压可以用以下公式表示： [VOUT =left[left( VREFH{-}-VREFL{-}right) times(N / 256)right]+VREFL{-}] 其中N是DAC二进制输入代码的十进制值。

7.3 电源排序

REFH_和REFL_上施加的电压在任何时候都不应超过VDD。如果无法实现正确的电源排序，可以在REFH_和REFL_与VDD之间连接一个外部肖特基二极管，以确保符合绝对最大额定值。在设备完全上电之前，不要向数字输入施加信号。

7.4 电源旁路和接地管理

GND上的数字或交流瞬态信号可能会在模拟输出端产生噪声，因此应将GND连接到质量最好的接地端。在VDD附近尽可能靠近设备的位置使用0.1µF电容进行旁路，REF_到GND也使用0.1µF电容进行旁路。精心设计印刷电路板的接地布局可以最小化DAC输出和数字输入之间的串扰。

八、总结

MAX5105/MAX5106非易失性四路8位DAC以其丰富的特性、出色的性能和灵活的控制方式，为电子工程师在数字增益和偏移调整、可编程衰减器、便携式仪器、功率放大器偏置控制等应用场景中提供了一个优秀的解决方案。通过深入了解其工作原理、技术参数和应用要点，我们可以更好地发挥这两款产品的优势，设计出更加稳定、高效的电子系统。在实际应用中，你是否遇到过类似DAC的使用问题？你是如何解决的呢？欢迎在评论区分享你的经验和见解。