高频分频器/PLL 合成器 ADF4007：技术剖析与应用指南

在电子工程领域，高频分频器和 PLL 合成器是构建高性能通信系统的关键组件。今天，我们将深入探讨 Analog Devices 公司的 ADF4007，这是一款具有卓越性能的高频分频器/PLL 合成器，适用于多种通信应用。

文件下载：ADF4007.pdf

一、ADF4007 概述

ADF4007 是一款高性能的高频分频器/PLL 合成器，其 RF 端工作频率可达 7.5 GHz，PFD 频率最高为 120 MHz。它由低噪声数字 PFD（相位频率检测器）、精密电荷泵和分频器/预分频器组成。通过两个外部控制引脚，可将分频器/预分频器的值设置为 8、16、32 或 64 中的一个。参考分频器永久设置为 2，允许外部 (REF_{IN}) 频率高达 240 MHz。与外部环路滤波器和 VCO（压控振荡器）配合使用时，可实现完整的 PLL（锁相环）。其高带宽特性使得在许多高频系统中可以省去倍频器，简化了系统架构并降低了成本。

（一）主要特性

1. 高频带宽：具备 7.5 GHz 的带宽，能够满足高频通信系统的需求。
2. 高 PFD 频率：最大 PFD 频率为 120 MHz，支持高速信号处理。
3. 灵活的分频比：提供 8、16、32 或 64 的分频比选择，可根据具体应用进行调整。
4. 宽电源范围：电源电压范围为 2.7 V 至 3.3 V，适应不同的电源环境。
5. 独立电荷泵电源：单独的电荷泵电源 ((V_{p})) 允许在 3 V 系统中扩展调谐电压。
6. 电荷泵电流控制：通过 (R_{SET}) 控制电荷泵电流，实现精确的电流调节。
7. 硬件掉电模式：支持硬件掉电模式，降低功耗。

（二）应用领域

ADF4007 可广泛应用于以下领域：

1. 卫星通信：满足卫星通信系统对高频、高精度信号处理的要求。
2. 宽带无线接入：为宽带无线接入设备提供稳定的频率合成功能。
3. CATV：用于有线电视系统的信号处理和频率合成。
4. 仪器仪表：在仪器仪表中提供精确的频率参考。
5. 无线局域网：支持无线局域网设备的频率合成和信号处理。

二、技术规格与性能

（一）电气规格

在 (AV{DD}=DV{DD}=3 ~V pm 10 %)，(AV{DD} ≤V{P} ≤5.5 ~V)，(AGND=DGND=CPGND=0 ~V)，(R_{SET}=5.1 k Omega) 的条件下，ADF4007 具有以下电气特性：

1. RF 特性：RF 输入频率范围为 0.5/7.5 GHz（输入电平为 +5 dBm 至 -5 dBm），对于较低频率，需确保压摆率 (SR) > 560 V/µs。
2. REF IN 特性：REF IN 输入灵敏度为 0.8/V DD，输入频率范围为 20/240 MHz，输入电容最大为 10 pF，输入电流最大为 120 µA。
3. 相位检测器：相位检测器频率最大为 120 MHz。
4. MUXOUT：MUXOUT 频率最大为 200 MHz（(C_{L}=15 pF)）。
5. 电荷泵：电荷泵电流 (I{CP}) 典型值为 5.0 mA，绝对精度为 2.5%，(R{SET}) 范围为 3.0/11 kΩ，三态泄漏电流最大为 10 nA，灌电流和拉电流匹配度为 2%，(I{CP}) 与 (V{CP}) 和温度的变化率分别为 1.5% 和 2%。
6. 逻辑输入：输入高电压 (V{IH}) 最小为 1.4 V，输入低电压 (V{IL}) 最大为 0.6 V，输入电流 (I{INH}) 和 (I{INL}) 最大为 ±1 µA，输入电容 (C_{IN}) 最大为 10 pF。
7. 逻辑输出：输出高电压 (V{OH}) 最小为 (V{DD} - 0.4) V（(I{OH}=100 µA)），输出低电压 (V{OL}) 最大为 0.4 V（(I_{OL}=500 µA)）。
8. 电源：(AV{DD}) 和 (DV{DD}) 范围为 2.7/3.3 V，(V{P}) 范围为 (AV{DD}) 至 5.5 V，总电流 (I{DD}) 最大为 17 mA（典型值为 15 mA，(T{A}=25^{circ}C)）。
9. 噪声特性：归一化相位噪声地板典型值为 -219 dBc/Hz。

（二）绝对最大额定值

为确保器件的安全和可靠性，需注意以下绝对最大额定值：

1. 电压限制：(AV{DD}) 至 GND 为 -0.3 V 至 +3.6 V，(AV{DD}) 至 (DV{DD}) 为 -0.3 V 至 +0.3 V，(V{P}) 至 GND 为 -0.3 V 至 +5.8 V，(V{P}) 至 (AV{DD}) 为 -0.3 V 至 +5.8 V，数字 I/O 电压至 GND 为 -0.3 V 至 (V{DD} + 0.3) V，模拟 I/O 电压至 GND 为 -0.3 V 至 (V{P} + 0.3) V，(REF{IN})、(RF{IN A})、(RF{IN B}) 至 GND 为 -0.3 V 至 (V{DD} + 0.3) V。
2. 温度范围：工业级（B 版本）工作温度范围为 -40°C 至 +85°C，存储温度范围为 -65°C 至 +125°C，最大结温为 150°C。
3. 其他参数：CSP θJA 热阻为 122°C/W，焊接时气相温度（60 s）为 215°C，红外温度（15 s）为 220°C，晶体管数量为 CMOS 6425、Bipolar 303。

（三）ESD 注意事项

ADF4007 是一款 ESD 敏感的高性能 RF 集成电路，ESD 额定值 <2 kV。在处理和组装过程中，必须采取适当的预防措施，以避免静电损坏器件。

三、引脚配置与功能描述

ADF4007 采用 20 引脚的芯片级封装（CP-20-6），各引脚功能如下：

1. CPGND（引脚 1）：电荷泵接地，是电荷泵的接地返回路径。
2. AGND（引脚 2、3）：模拟接地，是预分频器的接地返回路径。
3. RF IN B（引脚 4）：RF 预分频器的互补输入，需通过一个小的旁路电容（通常为 100 pF）与接地平面去耦。
4. RF IN A（引脚 5）：RF 预分频器的输入，该小信号输入通过交流耦合连接到外部 VCO。
5. AV DD（引脚 6、7）：模拟电源，电压范围为 2.7 V 至 3.3 V，应尽可能靠近该引脚放置去耦电容到模拟接地平面。(AV{DD}) 必须与 (DV{DD}) 相同。
6. REF IN（引脚 8）：参考输入，是一个 CMOS 输入，标称阈值为 (V_{DD}/2)，直流等效输入电阻为 100 kΩ。该输入可以由 TTL 或 CMOS 晶体振荡器驱动，也可以进行交流耦合。
7. DGND（引脚 9、10）：数字接地。

8. N2、N1（引脚 11、12）：这两个引脚设置 N 值，具体对应关系如下表所示：	N2	N1	N Value
   0	0	8
   0	1	16
   1	0	32
   1	1	64

9. M2、M1（引脚 13、14）：这两个引脚设置 MUXOUT 和 PFD 极性的状态，具体对应关系如下表所示：	M2	M1	Operation	Description
   0	0	CP MUXOUT PFD polarity	Active (V_{DD}) +ve
   0	1	CP MUXOUT PFD polarity	Three-state R divider output/2 +ve
   1	0	CP MUXOUT PFD polarity	Active N divider output +ve
   1	1	CP MUXOUT PFD polarity	Active GND -ve

10. MUXOUT（引脚 15）：该多路复用器输出允许外部访问 N 分频器输出或 R 分频器输出。
11. DV DD（引脚 16、17）：数字电源，电压范围为 2.7 V 至 3.3 V，应尽可能靠近该引脚放置去耦电容到数字接地平面。(DV{DD}) 必须与 (AV{DD}) 相同。
12. V P（引脚 18）：电荷泵电源，该引脚应大于或等于 (V{DD})。在 (V{DD}) 为 3 V 的系统中，可将其设置为 5 V，用于驱动调谐范围高达 5 V 的 VCO。
13. R SET（引脚 19）：在该引脚和 CPGND 之间连接一个电阻可设置最大电荷泵输出电流。(R{SET}) 引脚的标称电压电位为 0.66 V，(I{CP}) 与 (R{SET}) 的关系为 (I{CP MAX}=frac{5.25}{R{SET}})。例如，当 (R{SET}=5.1 kΩ) 时，(I_{CP}=5 mA)。
14. CP（引脚 20）：电荷泵输出，启用时，该引脚向外部环路滤波器提供 ±(I_{CP})，进而驱动外部 VCO。
15. EP（引脚 21）：暴露焊盘。

四、工作原理

（一）参考输入部分

参考输入级的 SW1 和 SW2 通常为闭合开关，SW3 通常为断开状态。当启动掉电模式时，SW3 闭合，SW1 和 SW2 断开，确保掉电时 (REF_{IN}) 引脚无负载。

（二）RF 输入级

RF 输入级后面跟随一个 2 级限幅放大器，用于生成预分频器所需的 CML 时钟电平。

（三）预分频器 P

预分频器工作在 CML 电平，将 RF 输入级的时钟分频到 PFD 可处理的频率。预分频器可以选择为 8、16、32 或 64，实际上是 PLL 合成器中的 N 值。预分频器值应选择为使预分频器输出频率始终小于或等于 120 MHz（最大指定 PFD 频率）。例如，当 RF 频率为 4 GHz 时，预分频器值为 64 是有效的，但 32 或更小的值无效。计算公式为 (f{VCO }=[N] × frac{f{REFIN }}{2})。

（四）R 计数器

R 计数器永久设置为 2，用于将输入参考频率除以 2，为相位频率检测器 (PFD) 提供参考时钟。

（五）相位频率检测器 (PFD) 和电荷泵

PFD 接收 R 计数器和 N 计数器（预分频器，P）的输入，并产生与它们之间的相位和频率差成比例的输出。PFD 包含一个固定的 3 ns 延迟元件，用于控制反冲脉冲的宽度，确保 PFD 传递函数中无死区，最小化相位噪声和参考杂散。

（六）MUXOUT

ADF4007 上的输出多路复用器允许用户访问芯片上的各种内部点。MUXOUT 的状态由 M2 和 M1 引脚控制。PFD 极性也由 M2 和 M1 引脚的状态设置，可根据 VCO 的调谐特性（正或负）进行调整。CP 输出状态同样由 M2 和 M1 控制，可设置为活动状态（使环路锁定）或三态（打开环路），正常状态为 CP 输出活动。

五、应用案例

（一）固定高频本地振荡器

图 13 展示了 ADF4007 与 Hittite Microwave Corporation 的 HMC358MS8G VCO 配合使用，产生一个固定频率的本地振荡器（LO），可用于卫星或 CATV 应用。在这个例子中，所需的 LO 频率为 6.7 GHz。参考输入信号在 (F{REFIN}) 处施加到电路，并在 50 Ω 处端接。许多系统会使用 TCXO 或 OCXO 驱动参考输入，而无需 50 Ω 端接。为了将 (REF{IN}) 引脚偏置在 (AV{DD}/2)，采用交流耦合。耦合电容的值取决于输入频率，输入频率处的等效阻抗应小于 10 Ω。由于 (REF{IN}) 引脚的直流输入阻抗为 100 kΩ，信号损失小于 0.1%。ADF4007 的电荷泵输出驱动环路滤波器，在计算环路滤波器组件值时，需要考虑多个因素。在这个例子中，环路滤波器设计为使系统的整体相位裕度为 45°。其他 PLL 系统规格包括 (K{D}=5 mA)，(K{V}=100 MHz/V)，环路带宽为 300 kHz，(F{PFD}=106 MHz)，(N = 64)。所有这些规格都用于 ADIsimPLL 以推导图 13 中所示的环路滤波器组件值。该电路在载波偏移 10 kHz 处的典型相位噪声性能为 -100 dBc/Hz，杂散信号被环路滤波器大幅衰减，低于 -90 dBc。环路滤波器输出驱动 VCO，VCO 的输出反馈到 PLL 合成器的 RF 输入，并驱动 RF 输出端子。T 型电路配置在 VCO 输出、RF 输出和合成器的 (RF{IN}) 端子之间提供 50 Ω 匹配。

（二）作为分频器使用

除了作为标准 PLL 合成器使用外，ADF4007 还可以用作高频计数器/分频器，分频值为 8、16、32 或 64。这在许多高频信号容易获取的应用中非常有用。图 14 展示了 ADF4007 与 ADF4360 - 7 配合使用的情况。ADF4360 - 7 是一款集成合成器和 VCO，工作范围为 1200 MHz 至 1500 MHz。当在 ADF4007 中选择分频比为 8（(N2 = 0)，(N1 = 0)）时，输出范围为 150 MHz 至 187.50 MHz。

六、PCB 设计指南

对于芯片级封装（CP-20-6）的 ADF4007，PCB 设计时需要注意以下几点：

1. 焊盘尺寸：芯片级封装的焊盘为矩形，PCB 上的焊盘应比封装焊盘长度长 0.1 mm，宽度宽 0.05 mm。将焊盘中心对准 PCB 焊盘，以确保焊点尺寸最大化。
2. 热焊盘：芯片级封装底部有一个中央热焊盘，PCB 上的热焊盘应至少与该暴露焊盘一样大。PCB 上热焊盘与焊盘图案内边缘之间应至少有 0.25 mm 的间隙，以避免短路。
3. 热过孔：可在 PCB 热焊盘上使用热过孔来提高封装的热性能。如果使用过孔，应在热焊盘上以 1.2 mm 的