深度剖析ADF4360 - 3:集成式整数N合成器与VCO的卓越之选

电子说

1.4w人已加入

描述

深度剖析ADF4360 - 3:集成式整数N合成器与VCO的卓越之选

身为电子工程师,在射频领域的设计中,常常需要寻找性能卓越、功能丰富的器件,今天就来和大家深入探讨一款这样的器件——ADF4360 - 3,这是一款完全集成的整数 - N合成器与压控振荡器(VCO)。

文件下载:ADF4360-3.pdf

1. 器件特性概述

性能指标

ADF4360 - 3具有广泛的输出频率范围,从1600 MHz到1950 MHz,并且提供2分频输出选项,若选择2分频,用户可获得800 MHz至975 MHz的射频输出。其采用3.0 V至3.6 V的电源供电,具有1.8 V逻辑兼容性,这使得它在不同的电源和逻辑系统中都能稳定工作。

功能特点

它采用整数 - N合成器架构,具备可编程的双模数预分频器,可设置为8/9、16/17、32/33,还能对输出功率电平进行编程。通过3线串行接口就能实现对片上所有寄存器的控制,同时具备模拟和数字锁定检测功能,以及硬件和软件掉电模式,方便在不同应用场景下进行功耗管理。

2. 详细规格参数

电源相关参数

在电源方面,模拟电源 (AV{DD})、数字电源 (DV{DD}) 和VCO电源 (V{VCO}) 范围为3.0 V至3.6 V,典型值为3.3 V ± 10%。在 (T{A}=25^{circ}C),(AV{DD}=DV{DD}=V{VCO}=3.3 V) 且VCO核心功率为15 mA的条件下,各电源的典型电流值分别为:(AI{DD}) 为10 mA,(DI{DD}) 为2.5 mA,(I{VCO}) 为24.0 mA,(I_{RFOUT}) 在3.5 - 11.0 mA之间,低功耗睡眠模式下为7 μA。

参考输入特性

参考输入(REF IN)的输入频率范围为10/250 MHz(min/max),输入灵敏度为0.7/ (AV{DD}),输入电容最大为0至 (AV{DD}),输入电流最大为5.0 ± 100 μA。当输入频率小于10 MHz时,需使用直流耦合的CMOS兼容方波,压摆率大于21 V/μs,且为交流耦合。

相位检测器与电荷泵参数

相位检测器频率最大为8 MHz,电荷泵的源/漏电流((I{CP}))在不同设置下有不同值,例如在 (R{SET}=4.7 kΩ) 时,典型值为2.5 mA,还有其他不同的高低值设置。同时,电荷泵还具有3态泄漏电流、源漏电流匹配等特性,并且 (I{CP}) 与 (V{CP}) 和温度也存在一定的关系。

逻辑输出与射频输出特性

逻辑输出的高电平电压 (V{OH}) 最小为 (DV{DD} - 0.4) V,高电平输出电流 (I{OH}) 最大为500 μA,低电平电压 (V{OL}) 最大为0.4 V。射频输出方面,VCO输出频率范围为1600/1950 MHz,灵敏度为45 MHz/V(典型值),锁定时间典型为400 μs,频率推动和拉动在开环条件下有相应的典型值,二次和三次谐波含量也有明确的dBc值,输出功率可在 - 12 dBm至 - 3 dBm之间以3 dB为步长进行编程。

噪声特性

VCO的相位噪声性能在不同载波偏移频率下表现出色,例如在100 kHz偏移时为 - 110 dBc/Hz(典型值),在1 MHz偏移时为 - 133 dBc/Hz(典型值)等。合成器的相位噪声底在不同PFD频率下也有相应的典型值,带内相位噪声在1 kHz偏移时典型为 - 85 dBc/Hz,RMS积分相位误差在100 Hz至100 kHz范围内典型为0.57°。此外,还存在由于PFD频率产生的杂散信号以及MTLD启用时未锁定信号的电平指标。

时序特性

在时序方面,LE设置时间((t_1))最小为20 ns,DATA到CLOCK的设置时间((t_2))和保持时间((t_3))最小均为10 ns,CLOCK的高电平持续时间((t_4))和低电平持续时间((t_5))最小均为25 ns,CLOCK到LE的设置时间((t_6))最小为10 ns,LE脉冲宽度((t_7))最小为20 ns。

绝对最大额定值

ADF4360 - 3的绝对最大额定值方面,各电源引脚与地之间以及电源引脚之间的电压范围有严格限制,例如 (AV{DD}) 到GND为 - 0.3 V至 + 3.9 V,(AV{DD}) 到 (DV_{DD}) 为 - 0.3 V至 + 0.3 V等。最大结温为150°C,CSP的热阻在焊盘焊接和未焊接情况下分别为50°C/W和88°C/W,引脚焊接回流温度为260°C。

3. 引脚配置与功能说明

引脚分布与作用

这款器件的引脚配置有着明确的功能分工。例如,CPGND是电荷泵的接地引脚;(AV{DD})、(DV{DD}) 和 (V{VCO}) 分别是模拟电源、数字电源和VCO电源引脚,且都需要在靠近引脚处放置去耦电容到各自的接地平面,并且 (AV{DD})、(DV{DD}) 和 (V{VCO}) 的值必须相同;RF OUT A和RF OUT B是VCO的输出引脚,输出电平可在 - 3 dBm至 - 12 dBm之间编程;(V{TUNE}) 是VCO的控制输入引脚,其电压决定输出频率,该电压是由对电荷泵输出电压进行滤波得到的;R SET 引脚通过连接一个电阻到CP GND来设置合成器的最大电荷泵输出电流;CLK、DATA和LE引脚用于实现3线串行接口的功能,分别是串行时钟输入、串行数据输入和负载使能引脚;MUXOUT引脚可让用户访问芯片内部的不同点,如锁定检测信号、缩放后的射频信号或缩放后的参考频率;CE引脚是芯片使能引脚,低电平使器件掉电并使电荷泵进入三态模式,高电平则根据掉电位的状态为器件上电;CP引脚是电荷泵的输出引脚,启用时为外部环路滤波器提供 ± (I{CP}) 电流,进而驱动内部VCO;暴露焊盘(EP)必须连接到AGND。

4. 电路工作原理

参考输入部分

参考输入级在正常状态下,SW1和SW2闭合,SW3断开。当启动掉电模式时,SW3闭合,SW1和SW2断开,这样可以确保在掉电时REFIN引脚不会有负载。

预分频器与计数器

双模数预分频器 ((P / P + 1)) 与A和B计数器配合工作,能够实现大的分频比 (N(N = BP + A))。预分频器工作在CML电平,将VCO的时钟分频到适合CMOS A和B计数器处理的频率,并且可以在软件中设置为8/9、16/17或32/33,基于同步4/5核心。A和B计数器与双模数预分频器共同作用,使得PLL反馈计数器能够实现宽范围的分频比,并且可以产生间隔仅为参考频率除以R的输出频率,VCO频率方程为 (f{V C O}=((P × B)+A) × f{R E F I N} / R)。14位的R计数器则可以将输入参考频率进行分频,以产生相位频率检测器(PFD)的参考时钟,分频比范围为1到16383。

PFD与电荷泵

PFD接收R计数器和N计数器((N = BP + A))的输入,并产生与它们之间的相位和频率差成比例的输出。PFD中包含一个可编程延迟元件,用于控制抗反冲脉冲的宽度,该脉冲可以确保PFD传输函数中没有死区,从而最小化相位噪声和参考杂散。R计数器锁存器中的两个位ABP2和ABP1控制该脉冲的宽度。

MUXOUT与锁定检测

MUXOUT输出复用器允许用户访问芯片内部的不同点,其状态由功能锁存器中的M3、M2和M1控制。MUXOUT可以编程实现数字和模拟两种锁定检测方式。数字锁定检测为高电平有效,当R计数器锁存器中的LDP设置为0时,连续三个相位检测器周期的相位误差小于15 ns时,数字锁定检测置高;当LDP设置为1时,则需要连续五个周期的相位误差小于15 ns才能置高,并且只有在后续的PD周期中检测到相位误差大于25 ns时才会复位。模拟锁定检测是N沟道开漏输出,需要外接一个标称值为10 kΩ的上拉电阻,锁定时输出为高电平,伴有窄的低电平脉冲。

输入移位寄存器与锁存器

ADF4360 - 3的数字部分包含一个24位输入移位寄存器、一个14位R计数器和一个18位N计数器(由5位A计数器和13位B计数器组成)。数据在CLK的上升沿逐位时钟输入到24位移位寄存器,并且是最高有效位(MSB)先输入。在LE的上升沿,数据从移位寄存器传送到四个锁存器之一,目标锁存器由移位寄存器中的两个控制位(C2,C1)决定,这两个控制位是最低有效位(DB1,DB0)。芯片上有三个锁存器,分别是控制锁存器、N计数器锁存器和R计数器锁存器,每个锁存器都有不同的功能和控制位设置。

VCO与输出级

VCO核心采用八个重叠频段,能够在不产生大的VCO灵敏度(KV)以及由此导致的较差相位噪声和杂散性能的情况下覆盖较宽的频率范围。在电源上电或N计数器锁存器更新时,频段选择逻辑会自动选择正确的频段。在频段选择逻辑工作期间(持续五个PFD周期),VCO的 (V_{TUNE}) 会与环路滤波器的输出断开,并连接到内部参考电压。R计数器输出作为频段选择逻辑的时钟,不应超过1 MHz,R计数器输入处提供了一个可编程分频器,可进行1、2、4或8分频,由R计数器锁存器中的BSC1和BSC2位控制。频段选择完成后,PLL恢复正常工作。KV的标称值为45 MHz/V,若选择2分频操作(通过在N计数器锁存器中编程DIV2 [DB22] 为高),则为23 MHz/V。VCO核心的工作电流可以通过控制锁存器中的PC1和PC2位进行四级编程,分别为5 mA、10 mA、15 mA和20 mA。

输出级的RFOUTA和RFOUTB引脚连接到一个由VCO缓冲输出驱动的NPN差分对的集电极。为了让用户能够根据输出功率需求优化功耗,差分对的尾电流可以通过控制锁存器中的PL1和PL2位进行编程,可设置四个电流级别:3.5 mA、5 mA、7.5 mA和11 mA,分别对应 - 12 dBm、 - 9 dBm、 - 6 dBm和 - 3 dBm的输出功率电平(使用50 Ω电阻连接到 (V_{DD}) 并交流耦合到50 Ω负载)。此外,还可以将两个输出在1 + 1:1变压器或180°微带耦合器中进行组合。另外,ADF4360 - 3的一个特性是,直到数字锁定检测电路检测到器件锁定,RF输出级的电源电流才会接通,这由控制锁存器中的静音直到锁定检测(MTLD)位启用。

5. 应用场景

无线设备

凭借其宽频率范围和优秀的性能指标,ADF4360 - 3非常适合应用于无线手持设备,如DECT、GSM、PCS、DCS和WCDMA等系统,能够为这些设备提供稳定的本地振荡信号。

测试设备

在测试设备领域,其高精度的频率合成和低相位噪声特性使其可以作为信号源使用,为测试提供准确可靠的信号。

无线局域网与CATV设备

在无线局域网和CATV设备中,它能够满足对射频信号的产生和处理要求,确保信号的质量和稳定性。

6. 总结与思考

总的来说,ADF4360 - 3是一款功能强大、性能优越的射频集成器件,为电子工程师在设计射频系统时提供了一个很好的选择。但在实际应用中,我们也需要根据具体的设计需求,合理设置各个参数和功能,例如如何根据不同的频段选择合适的预分频器值,如何优化VCO的工作电流以平衡功耗和性能等。大家在使用这款器件时,有没有遇到过一些特别的问题或者有什么独特的应用经验呢?欢迎在评论区分享交流。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分