ESD防护设计的核心准则

文章来源：Jeff的芯片世界

原文作者：Jeff的芯片世界

本文主要讲述芯片设计中的ESD防护设计介绍。

在集成电路（IC）的设计、制造、封装、测试及应用全流程中，静电放电（ESD）是最常见且破坏性极强的隐患之一。ESD放电时间虽仅为纳秒至微秒级，但瞬时峰值电流可达数十安培，足以击穿芯片内部的精密结构。因此，芯片设计时需要集成专用的ESD防护电路，在输入/输出引脚、电源引脚附近形成低阻抗放电通路，将静电能量旁路到地，避免核心电路受损。

ESD防护设计的核心准则

ESD防护设计的核心矛盾在于，既要让防护电路不干扰芯片正常工作，又要在静电应力来袭时快速响应。为此，业界提出了ESD设计窗口，用以划定防护器件的工作边界。基本原则包括：正常工作时ESD器件应处于关闭状态，不影响芯片运行；静电应力来临时器件需及时触发开启。同时，需规避闩锁效应，常规ESD方案具有回滞特性，应保证防护器件的维持电压大于芯片工作电压，或将维持电流提高至大于芯片正常工作电流。此外，器件的触发电压和失效电压不得超过内部电路的栅氧击穿电压或源漏穿通电压。考虑到工艺误差，设计窗口通常预留10%~20%的裕量。

随着半导体制程不断微缩，栅氧击穿电压上限快速下降，而芯片工作电压下降相对缓慢，导致ESD设计窗口持续收窄。同时金属互联性能变差、寄生电阻增大，影响了ESD器件的失效电流特性。为实现2kV HBM等典型防护指标，制程微缩后需要占用更多芯片面积，带来更大寄生电容，使ESD防护设计难度大幅提升。

主流ESD防护器件类型与原理

1.二极管类防护器件

二极管是结构最简单的ESD防护器件，无回滞特性，工艺兼容性好，响应速度快。正常工作时反向偏置处于高阻关断状态；当静电脉冲超过工作电压时，二极管发生雪崩或齐纳击穿，快速转为低阻导通，将电流导向地或电源线。其中，TVS二极管具备快速响应、低动态电阻、精准钳位的优势，适合低压敏感电路与高速接口的防护。齐纳二极管则侧重低压钳位场景，常用于电源端初级防护。普通钳位二极管成本极低，多作为辅助防护器件使用。

2.MOS管类防护器件

MOS管类防护器件可与CMOS制程兼容，应用广泛。栅接地NMOS管（GGNMOS）利用内部寄生NPN晶体管的双极导通模式实现静电泄放，其I-V曲线具有明显回滞特性。但该器件鲁棒性不足、面积占用大，且多叉指版图中容易出现电流导通不均的问题。为改善性能，衍生出栅接电容NMOS管（GCNMOS），通过增加栅极电容和电阻降低触发电压，使器件更快响应冲击，改善多叉指不均匀导通问题，但会占用更多面积。此外，衬底触发型MOS管通过主动触发提升导通速度和泄放能力，适合高压、大电流防护场景。

3.晶闸管类防护器件

硅控整流器（SCR）是单位面积鲁棒性最高的ESD防护器件，其核心由寄生PNP和NPN晶体管构成正反馈环路，导通后动态电阻极低，可泄放数十安培的电流。SCR的核心优势在于能以更小的芯片面积实现更高的ESD防护指标，面积效率极高。但其维持电压极低（通常仅1~2V），容易引发闩锁效应，这是应用的主要限制因素。为克服这一缺陷，可搭配触发控制电路使用，或采用MOS控制晶闸管等改进结构，兼顾大电流泄放与精准控制。

4.其他辅助防护结构

除上述主力器件外，电阻和电容常作为辅助防护元件使用。防护电阻集成于被保护节点与核心电路之间，利用限流特性抑制ESD电流峰值，延缓电压上升速度。防护电容则利用“通交流”特性，将部分静电电荷耦合至地，降低节点电压上升速率。此外，齐纳箝位、双重齐纳箝位、VCES箝位（利用NPN管集电结反向击穿）、反向并联二极管等结构也在不同工艺和电压场景中得到应用。

防护器件的选型与设计要点

实际芯片设计中，需结合芯片工作电压、制程工艺、面积成本、防护等级等需求，合理选择防护器件，甚至进行多器件组合设计。二极管是基础防护选择，适用于全芯片电源轨防护；GGNMOS胜在可靠性与工艺兼容性，适合对稳定性要求高、面积成本敏感度较低的设计；SCR则是单位面积防护能力的最优解，适用于面积严苛、需高等级防护且能规避闩锁的场景。单一防护器件往往无法满足全部需求，需设计多级防护架构，通过不同类型器件的搭配，实现“缓冲-钳位-泄放”的全流程防护，在设计窗口内达成“不干扰正常工作、有效抵御ESD应力”的核心目标。

随着半导体技术不断发展，ESD防护设计将朝着更小面积、更高鲁棒性、更低闩锁风险、更好工艺兼容性的方向演进，为先进制程芯片的可靠性提供保障。