描述
新唐NAU8402立体声24位DAC:音频设计的理想选择
在音频设备的设计中,数模转换器(DAC)的性能直接影响着音频的质量。新唐科技的NAU8402是一款高品质的24位立体声DAC,具备2Vrms的模拟输出能力,在音频设计领域有着广泛的应用前景。今天,我们就来深入了解一下这款产品。
文件下载:NAU8402WG.pdf
一、产品概述
NAU8402是一款高性能的24位立体声DAC,它仅需3.3V单电源供电,却能实现2Vrms的模拟输出。其集成的电荷泵可实现真正的接地参考输出,输出电平高达5.6Vpp。同时,该器件具备自动消除爆音/咔哒声的功能,对电源和系统噪声有很强的抗干扰能力,能有效降低外部元件成本,实现快速高效的系统集成。工作温度范围为-40°C至+85°C,还可根据需求提供符合AEC - Q100和TS16949标准的产品。
二、产品特性
音频性能卓越
- 高信噪比与低失真:A加权信噪比可达98dB,总谐波失真加噪声(THD + N)低至 - 82dB,能为用户带来纯净、清晰的音频体验。
- 出色的电源抑制比:在1kHz时,电源抑制比(PSRR)达到68dB,有效减少电源噪声对音频信号的干扰。
- 高通道分离度:1kHz时通道分离度高达108dB,确保左右声道信号的独立性,避免串音问题。
灵活的接口与高采样率
- I2S接口:支持作为I2S从设备,采样率最高可达96kHz,可根据时钟频率比灵活调整。
- 多时钟支持:支持12.288MHz、24.576MHz、11.290MHz和22.579MHz等主时钟频率,还具备自动速率检测功能,可适应不同采样率的需求。
其他特性
- 低功耗与低电压:标称工作电压为3.3V,降低了系统的功耗和成本。
- 外部元件少:集成度高,减少了外部元件的使用数量,简化了电路设计。
- 高抗噪性:对系统噪声有很强的免疫力,保证了音频信号的稳定性。
- 环保封装:采用16引脚TSSOP绿色/无铅(ROHS)封装。
三、引脚配置与功能
引脚配置
NAU8402共有16个引脚,涵盖了模拟和数字信号的输入输出以及电源、时钟等功能引脚。
引脚功能
| 引脚名称 |
引脚编号 |
功能描述 |
类型(A/D) |
引脚类型 |
| VSSA |
1 |
模拟地 |
A |
O |
| VDDA |
2 |
模拟电源 |
A |
I |
| VREF |
3 |
解耦内部模拟中间电源参考 |
A |
O |
| /MUTE |
4 |
静音使能,高电平禁用静音 |
D |
I |
| FS |
5 |
帧同步 |
D |
I |
| DACIN |
6 |
数字音频数据输入 |
D |
I |
| BCLK |
7 |
位时钟 |
D |
I |
| MCLK |
8 |
主时钟 |
D |
I |
| VDDB |
9 |
数字IO电源 |
D |
I |
| LINEVDD |
10 |
线路输出电荷泵电源 |
A |
I |
| CPCA |
11 |
电荷泵电容节点A |
A |
O |
| LINEGND |
12 |
线路输出电荷泵地 |
A |
I |
| CPCB |
13 |
电荷泵电容节点B |
A |
O |
| CPOUT |
14 |
电荷泵解耦输出 |
A |
O |
| RLINEOUT |
15 |
右声道线路输出 |
A |
O |
| LLINEOUT |
16 |
左声道线路输出 |
A |
O |
引脚使用注意事项
- 模拟输入引脚:未使用的模拟输入引脚应悬空。
- 数字输入引脚:未使用的数字输入引脚应根据需要拉高或拉低。
四、电气特性
模拟输出电平
在典型测试条件下(VDDA = VDDB = LINEVDD = 3.3V,MCLK – 256fs,(T_{A}= + 25^{circ}C),1kHz信号,fs = 48kHz,24位音频数据),满量程输出电压为2 - 2.2Vrms,负载电阻范围为5 - 47kΩ,负载电容最大为100pF。
电源功耗
- 静音且无时钟状态:总电流仅为0.4mA。
- 静音状态:总电流为3.88mA。
- 非静音状态:总电流为7.57mA。
五、功能描述
数字信号处理
- 信号转换与处理:DAC数字模块采用24位信号处理,将16位数字采样流转换为模拟音频,采用补码编码格式,满量程输出电平与VDDA成正比,3.3V供电时为2.1VRMS。
- 处理模块组成:由数字增益级、高通滤波器、数字插值滤波器和sigma - delta调制器组成。数字增益级与静音功能配合,在静音状态切换时实现音量的平滑变化;高通滤波器是一阶直流阻断滤波器,3dB截止频率为FS × 7.7 × (10^{-5}) ,左右声道的滤波操作和设置相同。
数字音频接口
- 通道选择:通过帧同步信号(FS)实现通道选择,FS为低电平时传输左声道数据,为高电平时传输右声道数据。
- 数据格式:支持I2S数据接口,每个通道使用32个BCLK周期传输最多24位数据。在32位I2S数据格式中,DAC会截断8个最低有效位(LSB),仅使用24位;在16位I2S数据格式中,16个LSB需填充为零。
电源复位
- 内部复位电路:芯片内置电源上电和下电复位电路,当VDDB电源上电时,会重置内部逻辑控制。该芯片无外部复位引脚,当电源电压过低无法可靠工作时,内部会自动产生复位功能。VDDB的复位阈值电压约为0.5Vdc。
- 复位过程:当VDDB上升到内部阈值VPOR1时,内部复位条件被触发,所有寄存器和控制设置为硬件初始条件,此时外部时钟将被忽略;当VDDB继续上升超过VPOR1阈值时,会产生一个内部复位脉冲,延长复位时间约50 - 100微秒;当VDDB达到VPOR2阈值时,内部复位解除;当VDDB下降到VPOR3阈值时,内部复位再次触发。
设备时钟
- 时钟比例要求:NAU8402要求MCLK/FS的比例为256 ± 3或512 ± 3个MCLK周期每FS,内部有自动时钟检测电路验证该比例。
- 时钟运行情况:检测到有效MCLK/FS比例后,DAC时钟以 (f_{MCLK } / 4) 的频率运行,电荷泵时钟以fMCLK/128的频率运行(12.288MHz主时钟时为96kHz)。根据采样率不同,线驱动器在检测到有效时钟比例后会有一定的上电延迟。启动后,只要MCLK存在,所有时钟将持续运行,FS和BCLK信号会在内部与MCLK同步,无需外部同步。
静音与非静音模式
上电与非静音过程
- 上电初始化:上电后,先施加电源,然后启动MCLK、FS和BCLK,设备在施加时钟时初始化为静音状态。
- 非静音条件:当满足以下三个条件时,设备开始进行非静音操作:检测到有效的MCLK/FS比例(256 ± 3或512 ± 3个MCLK周期每FS)、BCLK存在、/MUTE为高电平。
- 非静音过程:线驱动器进行软非静音操作,上电后首次非静音需要341ms,时钟运行时后续非静音需要2000个样本(48kHz FS时为42ms)。线驱动器非静音后,数字音量从全静音逐渐增加到 - 127.5dB,再到满量程,共需256个样本。
静音模式
- 常规静音:当/MUTE为高且BCLK不存在或MCLK/FS比例无效时,设备进入静音过程。数字音量从满量程逐渐降低到 - 127.5dB,再到全数字静音,共需1K个样本,每步0.125dB;数字音量达到0后,线驱动器在2K个样本内进行软静音操作。静音过程中MCLK需保持运行,以维持电荷泵工作。
- 即时静音:当/MUTE为低且BCLK、FS和MCLK有效时,设备进入即时静音过程。线驱动器输出立即静音,数字音量从满量程逐渐降低到 - 127.5dB,再到全数字静音,共需1K个样本,每步0.125dB。为减少爆音,建议在进入即时静音过程前向数字DAC输入发送8000个连续的零样本。
- 无时钟即时静音:当所有时钟不存在且/MUTE为低时,设备进入即时静音状态。进入该状态后可移除电源。同样,为减少爆音,建议在进入该状态前向数字DAC输入发送8000个连续的零样本。设备进入静音状态后,可停止MCLK进入低功耗复位状态,但需确保静音序列完全完成后再停止MCLK。
电源供应
VREF参考电压
- 电路功能:NAU8402包含一个中间电源参考电路,通过VREF引脚和旁路电容连接到VSSA,VREF电压作为DAC参考。
- 电容选择:为实现低频下良好的电源抑制比,旁路电容需选用较大值,典型值为2.2uF,但较大电容会增加VREF的上升时间,延迟有效线路输出信号。由于VREF引脚具有高阻抗特性,应使用低泄漏的解耦电容。上电时,预充电电路会将电容预充电至接近VDDA/2,以减少上升时间,快速获得有效线路输出。
电荷泵
- 功能作用:用于为接地参考的立体声线路输出DAC产生负电源。
- 工作过程:电荷泵从LINEVDD电源获取能量,先将220nF的CPC电容连接到LINEVDD电源,然后将CPC电容的电荷放电到CPOUT引脚,该引脚通过另一个4.7uF电容进行解耦。
- 性能优化:为获得最佳性能,电荷泵电容应靠近引脚连接。增加CPOUT解耦电容可减少电源纹波,但会增加电荷泵的稳定时间。MCLK施加后,电荷泵以fMCLK/128的频率运行(12.288MHz主时钟时为96kHz),静音状态下,只要主时钟存在,电荷泵就会继续工作。
电源域
- 引脚功能:NAU8402有两个接地引脚(VSSA和LINEGND)和三个电源引脚(VDDA、LINEVDD和VDDB)。VSSA为低噪声模拟电路(如DAC、参考电路和线路输出驱动器)供电;LINEGND为开关电路(如电荷泵、数字输入和逻辑电路)供电;VDDA为DAC、参考电路和线路输出驱动器供电,需连接到3.3V ± 10%的低噪声电源,VREF参考电压由VDDA和VSSA生成,通常为(VDDA + VSSA)/2;LINEVDD为电荷泵供电,需连接到3.3V ± 10%的电源,电荷泵为线路输出驱动器提供负电源CPOUT,通常为 - LINEVDD;VDDB为数字输入缓冲器和逻辑LDO供电,需连接到1.7V - 3.6V的电源,逻辑LDO在VDDB上电后立即启动,为内部POR和逻辑电路供电。
六、音频接口与滤波器特性
音频接口时序
- 接口模式参数:音频接口模式包括BCLK周期时间、高脉冲宽度、低脉冲宽度、FS到BCLK上升沿建立时间、BCLK上升沿到FS保持时间等参数。这些参数的合理设置对于确保音频数据的准确传输至关重要。
- MCLK时序:MCLK周期时间、高脉冲宽度和低脉冲宽度等参数也有相应的要求,以保证系统时钟的稳定性。
滤波器特性
数字滤波器
- 高通滤波器:具有不同的截止频率,如 - 3dB时为7.7 × (10^{-5}) fs, - 0.5dB时为2.2 × (10^{-4}) fs, - 0.1dB时为4.5 × (10^{-4}) fs,可有效去除直流分量。
- DAC滤波器:通带波动为±0.035dB, - 6dB截止频率为0.5fs,阻带起始于0.546fs,阻带衰减在f > 0.546 * fs时为 - 55dB,群延迟为28个1/fs,可实现良好的音频滤波效果。
模拟滤波器
ADC滤波器在 - 6dB时的通带截止频率为0.20322fmclk 。
七、典型应用与注意事项
典型应用电路
典型应用电路中,NAU8402的L/R LINEOUT电平与VDDA有关,使用该电路,当施加10kΩ负载时,L & R AUDIO OUT端子的0dBFs电平为2Vrms。在设计时,需要考虑VDDA电源电压精度、负载精度、500Ω电阻和NAU8402输出电平变化对输出电平的影响。
注意事项
- 电阻作用:500Ω的串联电阻可有效减少线路输出连接器上可能存在的干扰,500Ω和2700pF的RC组合可降低DAC的带外噪声, - 3dB截止频率为118kHz。
- PCB布局:为获得最佳性能,PCB上应使用VSS走线将左右线路输出走线和RC网络分开。
总的来说,新唐科技的NAU8402以其卓越的性能、灵活的接口和丰富的功能,为音频设备的设计提供了一个优秀的解决方案。在实际应用中,工程师们需要根据具体需求合理选择和使用该器件,以实现最佳的音频效果。你在使用类似DAC器件时遇到过哪些问题呢?欢迎在评论区分享交流。
打开APP阅读更多精彩内容