电子印刷电路板初步设计和开发阶段的指南

介绍

该信息作为电子电路的初步设计和开发阶段的指南，以防止潜在的电磁干扰（EMI）和电磁兼容性（EMC）问题。  这些提示代表了良好的印刷电路板（PCB）设计实践，建议作为评估和选择EMI / EMC软件建模工具的清单。  电路板的EMI仿真需要评估许多细节，例如时钟频率，开关速率，上升/下降时间，信号谐波，数据传输速率，阻抗，迹线负载以及各种电路元件的类型和值的考虑。  PC板及其相关金属部件的物理布局是重要的考虑因素。  应特别注意信号源组件，过孔，走线，焊盘，电路板叠层，屏蔽外壳，连接器和电缆的位置和特性。 例如，随着信号频率和时钟/开关速率的增加，PC板的走线特性可能与传输线和辐射器的特性相似。   PC板迹线或组件可以成为有效天线，其长度小至波长的二十分之一。 

可以在组件，PC板或机箱级别处理EMI / EMC问题。  但是，尽可能接近源或易受害者处理这些问题要高效得多。  因此，重要的是将这些技巧视为PCB设计和布局的指导，以便在实际制造设备之前识别和防止问题。

一般

（1）在解决互连和系统级别的EMI之前，应在电路和盒级应用EMI控制。

（2）由于处理周期性波形和快速时钟/切换速率，数字电路更可能成为发射源。  由于更高的增益功能，模拟电路更可能成为易受影响的受害者。

（3）大多数EMI问题的来源或易感受害者通常是电子元件。  虽然有源元件通常是EMI的来源，但无源元件通常会对其产生影响，具体取决于信号频率和元件的特性。   例如，由于绕组之间的高频寄生耦合，电感器可能变得主要是电容性的。  由于内部电感和高基频和谐波频率下的外部引线电感，电容会产生寄生串联电感。 

（4）涉及有源元件的EMI问题可能是器件输出传输发射或其输入提供易感性路径的结果。   然而，在高频下，有源元件可能成为EMI的直接辐射器或受体。  此外，组件的电源和接地连接可以提供发射和易感性的路径。

（5）虽然与差模电流相比，共模电流通常较小，但它们可能是辐射发射的主要原因。

（6）通过使用带有电源层的多层PC板，可以大大提高单层，自由布线（使用电源和接地走线而不是平面）PC板设计的发射和磁化率。  前向信号与其返回路径（地平面）之间的高电容提供电场的容纳。  路径的低电感提供磁通消除。  尽管在PCB叠层设计中并不总是如此，但迹线应该与其相关的返回路径隔开一个介电层，并且电压和接地平面应尽可能紧密间隔。

（7）PCB叠层设计对于控制电磁场非常重要，同时提供额外的电源总线旁路和去耦，并最大限度地降低总线电压瞬变。  使用电源层的多层PC板设计的一些好处是： 

一个。      如果设计得当，电源平面将提供图像平面效果。  由于电源平面中的返回电流与相关的信号电流相等且极性相反，因此它们的电磁场将趋于抵消。  电源层还可以减少信号和电源走线的环路面积，从而降低EMI辐射和易感性。 

湾      接地层可降低整体接地阻抗，从而降低高频接地反弹。  而且，地面和电压平面之间的阻抗在高频下降低，这减少了电源总线振铃。 

（8）具有快速输出转换的时钟IC对电压和电流分配组件（如电源，电源总线和电源层）要求非常高。  电源总线的电感可以防止快速输出转换和快速上升时间所需的快速能量传输。  通过在IC的电源引脚上放置去耦电容可以改善这一点。  必须在频率响应中正确选择电容，以提供IC输出频谱所需的能量。  然而，随着去耦路径的数量增加，跨越它们的电压降的数量也增加，这可能导致电源总线瞬变以及相关的共模发射。   通过在IC区域中进行适当的电源平面设计，可以最大限度地减少此问题。  电源平面充当有效的高频电容器，因此，作为更清洁的IC输出所需的额外能量源。   

PCB布局

（1） 尽可能使用多层PC板而不是单层板。

（2）如果必须使用单层板，则应使用接地平面以帮助减少辐射。

（3）顶部和底部接地层可以帮助减少多层板的辐射至少10 dB。

（4）分段式PC板接地层可用于减少由共模电流引起的电缆辐射。

（5）电源和返回平面应位于多层PCB的相对侧。  有效功率平面的电感很低。  因此，可能在电源层上产生的任何瞬变都将处于较低水平，从而导致较低的共模EMI。

（6）电源层与高频IC电源引脚的连接应尽可能靠近IC引脚。  更快的上升时间可能需要直接连接到IC电源引脚的焊盘。

（7）当模拟和数字电路彼此靠近时，它们易于相互作用。  这些应尽可能位于PC板的不同层上。  如果电路必须位于同一层，则应将它们分成具有适当隔离布局的模拟和数字区域。

（8）高频走线，例如用于时钟和振荡器电路的走线，应由两个地平面包含。  这提供了最大的隔离。  随着频率的增加，迹线或导体的电抗很容易超过其直流电阻。  如果该迹线靠近其接地平面运行，则电感可减少约三分之一。  

（9）时钟/振荡器走线的附加EMI预防措施包括利用在几个位置接地的接地平面的保护走线。还可能需要用箔或小金属外壳屏蔽时钟和振荡器组件。

（10）每当时钟速率加倍时，总电路串扰增加两倍。   通过最小化地板平面上方的PC板走线高度，可以减少EMI辐射和串扰。 

（11）PC板边缘辐射可能是迹线位于太靠近板边缘的结果。  这可以通过将迹线保持在远离板边缘的板厚度的至少3倍的距离来最小化。 

（12）如果可能，应避免PC板走线堆叠。  否则，应限制在一个走线高度，以减少辐射，串扰和阻抗不匹配。

（13）并行轨迹通常容易发生串扰。  它们之间应至少分开2个走线宽度，以减少串扰。

去耦，旁路和过滤

（1）EMI滤波器可用作分流元件，以转移来自走线或导体的电流; 作为阻挡迹线或导体电流的串联元件; 或者它们可以用作这些功能的组合。  滤波器元件的选择应始终基于所需的频率范围和元件特性。  低通滤波器可用于减少大多数高频EMI问题。  它包含电容分流器和串联电阻或电感。  但是，在频率极端情况下，电容可以变为电感，电感可以变为电容，从而使滤波器更像带阻滤波器。   滤波器设计类型应基于电路应用点的总阻抗，以实现正确匹配。  T型滤波器设计对大多数EMI应用都很有效，是模拟和数字I / O端口的理想选择。   

（2）电容器可用于其高频性能特性内的信号滤波和电源去耦。  但是，它们的内部和外部电感会限制高频时的性能。  建议在高频时使用陶瓷电容，特别是GHz范围内的电容。  在所关注的频率下提供小于1欧姆的电抗的电容器应该足够。   电容引线和走线长度必须在高频时短，以防止增加感应电抗。

（3）在高频（大于100 MHz）下使用的PC板旁路电容应采用表面贴装技术（SMT），其通孔足够靠近安装垫，以最大限度地减少或消除走线。  通孔应该很大（直径大于0.035英寸），并且PC板应该足够薄，以使电源和接地平面靠近电容器主体（厚度小于0.030英寸）。   通过降低电容器的整体有效电感，旁路电容器的正确设计布局可以大大降低功率和接地电路噪声。

（4）线绕铁氧体电感器可用于较低RF频率的EMI发射和抗扰度滤波。  这些可以提供从大约1微亨到1毫亨的电感。   然而，它们可以成为高于其谐振频率的电容器，并且在最常见的50MHz至500MHz的EMI频率范围内无用。  铁氧体和铁氧体磁珠推荐用于较高频率的应用，在这些应用中它们变得有损并且更像电阻器。  在所关注的频率上选择约100至600欧姆的铁氧体阻抗。

（5）应尽可能使用配有旁路电容或滤波器引脚的屏蔽I / O电缆连接器。

（6）I / O滤波器应位于I / O连接器内部（与滤波器引脚一样），而不是PC板上。

（7）I / O旁路电容应安装在I / O连接器上，而不是安装在PC板上。

（8）I / O铁氧体应安装在I / O连接器内部，而不是安装在PC板上。

（9）I / O电缆连接器上的卡扣式铁氧体磁珠可提供3至5 dB的共模吸收。

（10）多个铁氧体可用于将辐射降低多达10 dB，具体取决于它们在感兴趣的频率下的特性。

（11）铁氧体磁珠有高Q谐振和低Q非谐振（吸收）类型。  低Q珠推荐用于数字电路和滤波应用。   

（12）外部电缆或I / O连接器滤波器可提供大于10 dB的共模抑制。

电缆和连接器

（1）电缆应根据其功能进行分组，如电源，模拟，数字和RF。

（2）应为模拟和数字信号使用单独的连接器组件。

（3）模拟和数字连接器应尽可能远离。

（4）共用同一个I / O连接器时，模拟和数字信号引脚应由未使用的接地引脚分开。

（5）对于每个信号返回，应在I / O连接器内使用单独的引脚，以便所有返回电路保持分离。

（6）通过为每个信号使用单独的电源和接地引脚并减少电路的负载和电流，可以减少连接器串扰。   

（7）电缆屏蔽层应接地到I / O点的设备外壳。

（8）如果两端接地，屏蔽I / O电缆最有效。

（9）在内部连接之前，应在设备的金属外壳上除去电缆共模电流。

（10）电缆应靠近接地层，屏蔽结构和电缆桥架布线。

接地

（1）使用地平面代替矢量轨迹。

（2）接地走线应尽可能短而粗。

（3）去耦信号和RF电路接地。