ADRF6750：950 MHz - 1575 MHz 集成式正交调制器的技术解析

在当今的通信领域，对于高性能、集成化的射频器件需求日益增长。ADRF6750 作为一款高度集成的正交调制器、频率合成器和可编程衰减器，在卫星、蜂窝和宽带通信等领域展现出了卓越的性能。本文将深入剖析 ADRF6750 的特性、工作原理、接口及编程模式等方面，为电子工程师们提供全面的技术参考。

文件下载：ADRF6750.pdf

一、ADRF6750 概述

1.1 主要特性

ADRF6750 具有一系列令人瞩目的特性：

• 集成度高：集成了分数 N 锁相环（PLL）和压控振荡器（VCO），实现了频率合成和调制功能的一体化。
• 增益控制范围广：增益控制跨度达 47 dB，以 1 dB 为步进，能够满足不同应用场景下的增益需求。
• 宽输出频率范围：输出频率范围为 950 MHz 至 1575 MHz，可适应多种通信频段。
• 出色的线性度：输出 1 dB 压缩点为 8.5 dBm，输出 IP3 为 23 dBm，保证了信号的高质量传输。
• 低噪声性能：噪声地板低至 -162 dBm/Hz，有效降低了信号干扰。
• 宽基带调制带宽：基带调制带宽达 250 MHz（1 dB），支持高速数据传输。
• 高频率分辨率：输出频率分辨率为 1 Hz，能够实现精确的频率控制。
• 多接口支持：具备 SPI 和 I2C 兼容的串行接口，方便与外部设备进行通信。
• 单电源供电：采用 5 V 电源供电，电流为 310 mA，简化了电源设计。

1.2 应用领域

由于其卓越的性能，ADRF6750 广泛应用于卫星通信、蜂窝通信和宽带通信等领域，为这些领域的信号调制和频率合成提供了可靠的解决方案。

二、工作原理

2.1 PLL 合成器和 VCO

PLL 合成器采用了 25 位固定模数的分数 N 频率合成器，频率分辨率小于 1 Hz。集成的 VCO 基本输出频率范围为 1900 MHz 至 3150 MHz，通过分频为正交调制器提供 950 MHz 至 1575 MHz 的本地振荡器（LO）频率。

• 参考输入部分：参考输入阶段通过开关控制，确保在掉电时 REFIN 引脚无负载。参考输入路径包含参考频率倍频器、5 位 R 分频器和额外的二分频功能，可通过公式 (f{PFD }=f{REFIN } times[(1+D) /(R times(1+T))]) 计算 PFD 频率，其中 (f_{REFIN}) 为参考输入频率，D 为倍频器位，R 为 5 位可编程参考分频器的编程分频比，T 为二分频位。
• RF 分数 N 分频器：允许 PLL 反馈路径中的分频比在 23 至 4095 之间变化，通过整数（INT）和分数（FRAC）值可生成按相位频率检测器（PFD）频率分数间隔的输出频率，LO 频率公式为 (LO=f_{PFD} times(INT+(FRAC / 2^{15})))。
• 相位频率检测器（PFD）和电荷泵：PFD 接收 R 分频器和 N 计数器的输入，输出与它们之间的相位和频率差成比例的信号。电荷泵根据 PFD 的输出提供 ±(I_{CP}) 到外部环路滤波器，驱动内部 VCO。
• 锁相检测（LDET）：LDET 引脚在 PLL 锁定到误差频率小于 100 Hz 时发出信号。写入寄存器 CR0 会启动新的 PLL 捕获周期，LDET 信号变低，锁定后信号恢复高电平。
• 压控振荡器（VCO）：ADRF6750 的 VCO 核心由两个独立的 VCO 组成，每个 VCO 有 16 个重叠频段。通过 VCO 和频段选择电路自动选择正确的 VCO 和频段，即自动校准。自动校准时间为 50 μs，校准后正常 PLL 动作恢复，通常在 170 μs 内将频率误差控制在 100 Hz 以内。对于最大累积步长为 100 kHz 的情况，可通过寄存器 CR24 的第 0 位关闭自动校准，提高捕获时间。

2.2 正交调制器

正交调制器的基本原理是将 VCO 产生的 2× LO 频率信号分频得到 LO 频率信号，再将其分为同相和正交分量驱动混频器。I 和 Q 基带输入信号通过 V - I 级转换为电流，驱动两个混频器，混频器输出组合后通过输出巴伦提供单端输出，最终经过衰减器到达外部 RFOUT 信号引脚。

• 基带输入：基带输入 QBBP、QBBN、IBBP 和 IBBN 必须由差分源驱动，标称驱动电平为 0.9 V p - p 差分（每个引脚 450 mV p - p），偏置到 500 mV 直流共模电平。输入阻抗约为 30 kΩ 与 2 pF 电容并联，建议在基带输入处使用 100 Ω 差分终端，以确保输入阻抗在基带带宽内保持平坦。
• 优化技术：通过载波馈通归零和边带抑制归零技术可提高 ADRF6750 的载波馈通和边带抑制性能。载波馈通归零通过调整 I 和 Q 输入的 P 和 N 输入之间的直流偏移来实现；边带抑制归零则需要对 I 通道和 Q 通道的相对增益和相对相位偏移进行迭代调整。

2.3 衰减器

数字衰减器由六个衰减块组成，分别为 1 dB、2 dB、4 dB、8 dB 和两个 16 dB 块，每个块可单独控制。通过控制场效应晶体管（FET）开关的状态，可将每个衰减块设置为导通状态（0 dB）或衰减状态（n dB），实现 0 dB 至 47 dB 以 1 dB 为步进的衰减状态。

2.4 电压调节器

电压调节器由 VCC1 提供 5 V 电源，在引脚 12 产生 3.3 V 标称稳压输出电压 REGOUT。REGOUT 应通过 10 pF 和 220 μF 电容器的并联组合进行去耦，每个 VREGx 引脚应使用 100 nF 多层陶瓷电容器和 10 pF 并联电容器进行去耦，推荐使用 X7R 或 X5R 电容器。

2.5 外部 VCO 操作

若用户希望提高相位噪声性能或扩展频率范围，可使用外部 VCO 操作 ADRF6750。具体步骤如下：

• 将电荷泵输出（引脚 9）连接到环路滤波器，再连接到外部 VCO 输入。计算环路带宽和环路滤波器组件时需考虑外部 VCO 的 (Kvco)。
• 将外部 VCO 的输出连接到 TESTLO 和 TESTLO 输入引脚，可能需要使用低通滤波器对外部 VCO 的输出进行滤波。TESTLO 和 TESTLO 需要进行直流偏置，推荐直流偏置为 1.7 V 至 3.3 V。
• 通过设置寄存器 (CR 27[3]=1) 和 (CR 28[5]=1) 选择外部 VCO 操作。
• 根据 (Kyco) 的斜率设置 PFD 的正确极性，默认极性为正，可通过寄存器 CR12[3] 访问该位。

三、接口与编程模式

3.1 I2C 接口

ADRF6750 支持 2 线、I2C 兼容的串行总线，通过串行数据（SDA）和串行时钟（SCL）输入在连接到总线的设备之间传输信息。ADRF6750 有两个可能的 7 位从地址，用于读写操作。主设备通过建立起始条件启动数据传输，从设备通过拉低数据线路进行确认。数据传输始终以停止条件结束，支持自动递增模式，可方便地读写多个寄存器。

3.2 SPI 接口

ADRF6750 也支持 SPI 协议。设备上电时默认处于 I2C 模式，但可通过向 CS 引脚发送三个脉冲来选择并锁定 SPI 模式。SPI 串行接口由 CS、SDI（SDI/SDA）、CLK（CLK/SCL）和 SDO 引脚组成，设备工作在从模式，需要外部提供串行时钟。写操作使用 24 位写命令，读操作先使用 16 位写命令选择寄存器，再使用 16 位读命令读取数据。

3.3 编程模式

ADRF6750 有 34 个 8 位寄存器，可通过 SPI 或 I2C 接口进行编程。部分设置采用双缓冲，需要两次写入操作才能使新值生效。例如，更新分数值需要依次写入寄存器 CR3、CR2、CR1 和 CR0，最后写入 CR0 启动新的 PLL 捕获。其他重要的编程设置包括 12 位整数值、25 位分数值、参考输入路径、电荷泵电流、发射禁用控制、电源开关控制位、锁相检测、VCO 自动校准、衰减器设置和修订版本回读等。

四、评估板

4.1 一般描述

评估板用于评估 ADRF6750 的性能，包含 I/Q 调制器、SPI 和 I2C 接口连接器、基带输入的直流偏置和滤波电路、低通环路滤波器电路、10 MHz 参考时钟、支持 TESTLO 输入的差分信号电路、监测 LOMON 输出的电路以及用于电源和 RF 输出的 SMA 连接器。评估板还配备了相关软件，方便对 ADRF6750 进行编程。

4.2 硬件描述

• 电源：外部 5 V 电源驱动片上 3.3 V 调节器和正交调制器，调节器为芯片的 VREG1 至 VREG6 引脚提供 3.3 V 电源。外部参考时钟发生器可由 3 V 或 5 V 电源驱动。
• SPI 和 I2C 接口：SPI 接口连接器为 9 路 D 型连接器，可连接到 PC 的打印机端口；I2C 接口可通过 I2C 插座连接器使用，信号线上需要上拉电阻。CS 引脚可设置 ADRF6750 的从地址。
• 基带输入：I 和 Q 基带输入通过 SMA 输入，可直接由外部发生器驱动，也可通过连接器 J1 提供直流偏置。还可选择对基带输入进行滤波。
• 环路滤波器：电荷泵输出处提供四阶环路滤波器，用于过滤 N 分频器中 Σ - Δ 调制器产生的噪声。推荐使用 C0G 电容器，以确保快速准确的稳定时间。
• 参考输入：参考输入可由 10 MHz Taitien 时钟发生器或外部时钟通过连接器 J7 提供。若使用较低频率时钟，可使用片上参考频率倍频器将 PFD 频率设置为 20 MHz，以优化相位噪声性能。
• TESTLO 输入：这些引脚为差分测试输入，可使用外部 2× LO 信号驱动，需要进行直流偏置。若不使用，可通过插入 0 Ω 电阻将其接地。
• LOMON 输出：这些引脚为差分 LO 监测输出，可将内部 LO 频率的副本以 -24 dBm、-18 dBm、-12 dBm 或 -6 dBm 的功率输出。输出为开集电极，必须终止到 3.3 V。
• CCOMPx 引脚：内部补偿节点，必须使用 100 nF 电容器接地去耦。
• MUXOUT：测试输出，可监测不同的内部节点，为 CMOS 输出级，无需终端。
• 锁相检测（LDET）：CMOS 输出，高电平表示 PLL 锁定，低电平表示失锁。
• TXDIS：输入用于禁用 RF 输出，可由外部刺激驱动或通过跳线 J18 连接高或低电平。
• RF 输出（RFOUT）：ADRF6750 的 RF 输出，RFOUT MOD 在用户应用中应接地。

五、总结

ADRF6750 作为一款高度集成的正交调制器，凭借其出色的性能、丰富的功能和灵活的接口，为卫星、蜂窝和宽带通信等领域提供了可靠的解决方案。电子工程师在设计相关系统时，可根据具体需求合理利用 ADRF6750 的特性，通过优化编程和硬件设计，实现高性能的信号调制和频率合成。同时，评估板的提供也为工程师们快速验证和开发提供了便利。大家在实际应用中是否遇到过类似器件的使用难题呢？欢迎在评论区分享交流。