ADRF6821：450 MHz - 2800 MHz DPD RFIC的技术剖析与应用指南

在当今的通信领域，对于高性能射频集成电路（RFIC）的需求日益增长。ADRF6821作为一款高度集成的RFIC，专为通信数字预失真（DPD）系统量身打造，其卓越的性能和丰富的功能使其在众多应用场景中脱颖而出。本文将深入剖析ADRF6821的特性、工作原理、应用信息以及寄存器配置等方面，为电子工程师提供全面的设计参考。

文件下载：ADRF6821.pdf

一、ADRF6821特性概述

1.1 关键特性

• 宽频率范围：RF输入频率范围为450 MHz至2800 MHz，内部LO输入频率范围同样为450 MHz至2800 MHz，能满足多种通信频段的需求。
• 集成功能：集成了分数N PLL和VCO，具备DPD接收器功能，还拥有双RF输入和SPDT吸收式RF开关，以及集成的RF巴伦，可实现单端50 Ω输入。
• 灵活配置：支持数字可编程LO相位偏移和直流归零，可通过4线SPI进行编程。
• 封装形式：采用56引脚、8 mm × 8 mm LFCSP封装，便于电路板布局。

1.2 应用场景

• 蜂窝通信：适用于W - CDMA、GSM、LTE等蜂窝通信系统。
• DPD接收器：为数字预失真系统提供关键支持。
• 微波通信：可用于点对点无线电通信。

二、技术规格详解

2.1 系统规格

在典型测试条件下（所有电源引脚 = 3.3 V， (T_{A}=25^{circ} C) ，内部LO，最小衰减设置等），ADRF6821展现出出色的性能。

• 解调带宽：可达500 MHz。
• 群延迟纹波：在固定LO频率下，75 MHz带宽内典型值为0.1 ns，280 MHz带宽内典型值为0.2 ns。
• 动态性能：在不同LO频率下，功率增益、增益平坦度、输出1 dB功率压缩点（OP1dB）、输出三阶截点（OIP3）、输出二阶截点（OIP2）等指标表现稳定。例如，在 (f_{LO}=1000 MHz) 时，功率增益典型值为12 dB，OP1dB典型值为12 dBm，OIP3典型值为33 dBm。

2.2 DSA和RF输入开关规格

• 数字步进衰减器：衰减范围为0 dB至15 dB，步长为1 dB，步长误差典型值为 ±(0.3 + 衰减值 × 5%) dB，不同衰减设置间的建立时间典型值为100 ns，相位偏移典型值为5°。
• RF输入开关：开关建立时间典型值为2 µs。

2.3 PLL/VCO规格

• PLL参考：频率范围为10 MHz至250 MHz，电平要求为0.7 Vp - p至3.3 Vp - p，步长为240 kHz，锁定时间典型值为0.4 ms。
• 内部VCO范围：为4000 MHz至8000 MHz，在不同VCO频率下，开环VCO相位噪声表现良好。例如， (f_{VCO}=5440 MHz) 时，10 kHz偏移处相位噪声典型值为 - 83 dBc/Hz，100 kHz偏移处为 - 110 dBc/Hz。
• 合成器规格：分数品质因数（FOM）典型值为 - 227 dBc/Hz，闪烁FOM典型值为 - 262 dBc/Hz。

2.4 数字逻辑规格

数字输入的逻辑电平要求明确，低电平范围为0 V至0.5 V，高电平范围为1.2 V至3.6 V，输入电流范围为 - 100 µA至 + 100 µA。逻辑输出在不同负载条件下有相应的电压和电流规格。

2.5 SPI时序规格

SPI接口的时序要求严格，如SDI到SCLK上升沿建立时间最小为8 ns，SCLK上升沿到SDI保持时间最小为8 ns，SCLK周期最小为50 ns等。

三、工作原理分析

3.1 信号路径

信号从两个RF输入（RFIN_FB0和RFIN_FB1）之一进入，通过RF开关选择后，经集成巴伦转换为差分信号。差分RF信号通过数字步进衰减器调整到最佳输入电平，然后在吉尔伯特单元混频器中与LO信号混频，下变频到中频或基带。混频后的信号经过宽带低通滤波器去除高阶混频项，再通过固定增益线性IF放大器输出。

3.2 RF输入开关

ADRF6821包含两个SPDT开关，可通过外部控制引脚或SPI寄存器选择所需的RF输入。使用引脚控制可实现更快的切换，切换时间典型值为2 µs。若仅使用一个RF输入端口，需将未使用的端口正确端接到50 Ω，推荐使用直流阻塞电容接地作为端接方式。

3.3 巴伦

集成巴伦工作频率范围为450 MHz至2800 MHz，可将单端50 Ω RF输入轻松转换为差分信号，同时提供额外的共模噪声抑制。

3.4 RF衰减器

RF数字步进衰减器的衰减范围为0 dB至15 dB，步长为1 dB，通过DSA_CONTROL寄存器中的ATTEN_DSA位设置衰减值，EN_DSA位启用衰减器。

3.5 有源混频器

RF信号经衰减器后，被分割并提供给一对双平衡吉尔伯特单元有源混频器，与片上LO信号混频得到基带输出。混频器和共模控制通过特定寄存器启用，同时提供增益峰值电路，增益峰值由MIXER_GAIN_PEAK位控制，但增加增益会导致线性性能略有下降。此外，使用直流补偿DAC对I和Q输出进行直流补偿，补偿范围为 ±40 mV。

3.6 I和Q极性

ADRF6821可灵活指定I和Q输出的极性，通过相关寄存器可将I和Q输出从默认配置反转。在电源上电时，根据LO频率的高低边注入方式，I通道和Q通道的相位关系会有所不同。

3.7 低通滤波器和IF放大器

混频后的IF或基带输出通过集成可调低通滤波器去除不需要的混频产物，滤波器带宽可通过EN_LPF_LB_I和EN_LPF_LB_Q位进行四级调整。IF信号经过LPF后，通过线性输出放大器驱动基带输出引脚，IF放大器提供整体增益，并可直接驱动100 Ω负载。

3.8 LO生成模块

ADRF6821支持内部和外部LO信号。内部2× LO由片上VCO生成，频率范围为4000 MHz至8000 MHz，通过分数N PLL与外部参考时钟锁相。外部LO频率范围为900 MHz至5600 MHz，可与内部正交分频器配合使用。无论是内部还是外部的2× LO信号，都通过正交分频器分频并生成相位差为90°的两个LO信号，驱动混频器。

3.8.1 内部LO模式

在内部LO模式下，PLL由参考路径、相位和频率检测器（PFD）、电荷泵和可编程整数分频器组成。参考时钟经分频后与VCO输出的分频信号在PFD中比较，PFD根据比较结果向电荷泵发送信号，电荷泵调整调谐电压（VTUNE），使VCO锁定到正确频率。VCO输出通过输出分频器生成2× LO信号，不同2× LO频率范围对应不同的输出分频比。

3.8.2 外部LO模式

配置外部LO模式时，需写入特定的寄存器序列，并将差分LO信号施加到相应引脚。外部LO输入引脚需交流耦合，不使用时保持未连接状态。

3.8.3 正交分频器

正交分频器将2× LO频率分频为两个相位差为90°的LO信号，通过相关寄存器启用。两个独立的LO驱动器将这些LO信号馈送到混频器。

四、应用信息

4.1 基本连接

ADRF6821的各引脚在应用电路中有明确的连接要求。RF输入引脚需交流耦合，未使用的RF输入应通过直流阻塞电容接地以提高隔离度。电源引脚需使用去耦电容进行去耦，不同电源域的引脚连接方式有所不同。例如，RF/IF电源域引脚通过磁珠连接并使用特定的去耦电容，PLL/VCO电源域需使用超低噪声的LDO以避免性能下降。

4.2 低通滤波器带宽选择

ADRF6821的片上低通滤波器有四种带宽设置，可根据RF和LO频率选择合适的带宽。较低的带宽可提高高频率混频产物的泄漏抑制能力，但会导致增益平坦度下降。

4.3 I/Q输出负载

ADRF6821的I/Q输出阻抗为10 Ω，外部连接25 Ω电阻后，总差分输出阻抗为60 Ω。不同的I/Q输出负载会对输出IF增益、输出IP3、输出IP2、HD2和HD3等性能特性产生影响。

4.4 模数转换器（ADC）接口

ADRF6821适用于零中频接收器链，其集成的IF放大器可为缓冲和非缓冲ADC提供可变且足够的驱动能力，并提供ADC采样边缘与混频器核心之间的隔离。在与ADC接口时，需使用抗混叠低通滤波器，滤波器的选择需考虑带宽、衰减和插入损耗等因素。

4.5 镜像抑制

对于直接转换系统，最大化镜像抑制至关重要。ADRF6821的I和Q路径的幅度和相位失配会直接影响镜像抑制性能，可通过调整相关寄存器对I和Q路径的相位和增益进行独立调整，以实现正交校正。

4.6 电源供应配置

ADRF6821包含RF/IF和PLL/VCO两个主要电源域。RF/IF电源域可使用开关电源以降低功耗，PLL/VCO电源域需使用超低噪声的LDO以避免性能下降。

4.7 布局

合理的布局对于ADRF6821的性能优化至关重要。RF部分的布局应保持短而直接的走线，避免RF输入走线平行，以提高通道间的隔离度。PLL/VCO引脚周围的PCB布线需特别注意，去耦电容应尽可能靠近电源引脚。

五、寄存器配置

ADRF6821通过SPI接口对寄存器进行配置，以实现各种功能。寄存器地址和位定义明确，不同寄存器控制不同的功能模块，如RF开关、衰减器、混频器、IF放大器、LO驱动器等。工程师可根据具体应用需求对寄存器进行读写操作，以实现对ADRF6821的精确控制。

六、总结

ADRF6821以其高度集成的特性、出色的性能和灵活的配置能力，为通信数字预失真系统提供了强大的支持。电子工程师在设计过程中，需深入理解其技术规格、工作原理和应用信息，合理进行引脚连接、滤波器选择、电源配置和布局设计，同时准确配置寄存器，以充分发挥ADRF6821的优势，实现高性能的通信系统设计。

你在使用ADRF6821进行设计时，是否遇到过一些独特的挑战？或者对其某些特性有更深入的疑问？欢迎在评论区分享你的经验和想法。