ADRF6850：100 MHz - 1000 MHz集成宽带接收器的全面解析

在当今的通信领域，对于高性能、高集成度的宽带接收器的需求日益增长。ADRF6850作为一款备受关注的产品，为工程师们提供了强大的功能和出色的性能。今天，我们就来深入探讨一下ADRF6850这款集成宽带接收器。

文件下载：ADRF6850.pdf

一、产品概述

ADRF6850是一款高度集成的宽带正交解调器、频率合成器和可变增益放大器（VGA）。它的工作频率范围为100 MHz至1000 MHz，适用于窄带和宽带通信应用，能够直接将中频信号进行正交解调至基带频率。

（一）产品特性

1. IQ正交解调器：实现精确的正交解调功能。
2. 集成分数N PLL和VCO：提供小于1 Hz的频率分辨率。
3. 增益控制范围：高达60 dB，可灵活调整信号增益。
4. 输入频率范围：100 MHz至1000 MHz，覆盖较宽的频段。
5. 输入P1dB：在0 dB增益时为 +12 dBm，体现了良好的线性度。
6. 输入IP3：在0 dB增益时为 +22.5 dBm，保证了对信号的处理能力。
7. 噪声系数：在增益大于39 dB时为11 dB，在0 dB增益时为49 dB，有效降低噪声干扰。
8. 基带1 dB带宽：宽带模式下为250 MHz，窄带模式下为50 MHz，可根据不同应用场景选择。
9. SPI/I2C串行接口：方便与其他设备进行通信和控制。
10. 电源供应：+3.3 V/350 mA，功耗相对较低。

（二）应用领域

1. 宽带通信：满足宽带通信系统对信号处理的需求。
2. 蜂窝通信：为蜂窝网络提供可靠的信号接收。
3. 卫星通信：适用于卫星通信系统中的信号接收和处理。

二、技术规格

（一）RF输入特性

参数	测试条件/注释	最小值	典型值	最大值	单位
工作频率范围		100		1000	MHz
输入P1dB	0 dB增益	+12			dBm
	60 dB增益			-48	dBm
输入IP3	0 dB增益	+22.5			dBm
	60 dB增益			-38	dBm
输入IP2	0 dB增益，单端输入	+40			dBm
	60 dB增益，单端输入			-20	dBm
噪声系数（NF）	0 dB增益			49	dB
	<39 dB增益	NF随增益下降而1:1上升
	>39 dB增益		11		dB
最大增益	(Z{S} = 50 Ω)单端，(Z{L} = 100 Ω)差分		60		dB
最小增益	(Z{S} = 50 Ω)单端，(Z{L} = 100 Ω)差分		0		dB
增益一致性误差	VGAIN从200 mV到1.3 V		0.5		dB
增益斜率			25		mV/dB
VGAIN输入阻抗			20		kΩ
回波损耗	相对于(Z_{S} = 50 Ω)，100 MHz至1 GHz		15		dB

（二）参考特性

参数	测试条件/注释	最小值	最大值	单位
输入频率	R分频器启用2分频	10	300	MHz
	R分频器禁用2分频	10	165	MHz
REFIN输入灵敏度		0.4 (V_{CC})		V p-p
REFIN输入电容			10	pF
REFIN输入电流		-100	+100	µA

（三）电荷泵特性

参数	测试条件/注释	高值	低值	绝对精度	单位
ICP灌/源	可编程
	(R_{SET} = 4.7 kΩ)	5			mA
			312.5		µA
	(R_{SET} = 4.7 kΩ)			2.5	%

（四）VCO特性

VCO增益(K_{VCO})为15 MHz/V。

（五）合成器规格

参数	测试条件/注释	最小值	典型值	最大值	单位
频率增量			1		Hz
相位频率检测器		10		30	MHz
杂散	整数边界 < 环路带宽		-55		dBc
	>10 MHz载波偏移		-70		dBc
相位噪声	LO频率 = 1000 MHz @ 10 Hz偏移		-75		dBc/Hz
	@ 100 Hz偏移		-80		dBc/Hz
	@ 1 kHz偏移		-90		dBc/Hz
	@ 10 kHz偏移		-98		dBc/Hz
	@ 100 kHz偏移		-110		dBc/Hz
	@ 1 MHz偏移		-136		dBc/Hz
	>10 MHz偏移		-149		dBc/Hz
积分相位噪声	1 kHz至8 MHz积分带宽		0.26		°rms
频率稳定时间	任意步长，最大频率误差 = 1 kHz		260		µs

（六）逻辑输入输出特性

参数	测试条件/注释	最小值	典型值	最大值	单位
输入高电压，(V_{INH})	SDI/SDA, CLK/SCL, CS引脚
输入低电压，(V_{INL})
输入电流，(I{INH}/I{INL})
输入电容，(C_{IN})	CS, SDI/SDA, CLK/SCL				pF
输出高电压，(V_{OH})	SDO, LDET引脚；(I_{OH} = 500 μA)			2.8	V
输出低电压，(V_{OL})	SDO, LDET引脚；(I_{OL} = 500 μA)			0.4	V
	SDA (SDI/SDA)引脚；(I_{OL} = 3 mA)			0.4	V

（七）电源特性

参数	测试条件/注释	最小值	典型值	最大值	单位
电压范围	(V{CC1}, V{CC2}, V{CC3}, V{CC4}, V{CC5}, V{CC6}, V{CC7}, V{CC8}, V_{CC9})引脚	3.15	3.3	3.45	V
电源电流			350	440	mA
工作温度		-40		+85	°C

三、引脚配置与功能描述

（一）引脚配置

ADRF6850共有56个引脚，各引脚具有不同的功能。以下是一些主要引脚的功能描述：

1. 电源引脚（VCC1 - VCC9）：提供 +3.3 V电源，每个引脚需用电源去耦电容进行去耦。
2. 接地引脚（GND）：连接到低阻抗接地平面。
3. 基带输出引脚（IBB, IBB, QBB, QBB）：差分同相和正交基带输出，低阻抗输出，可驱动2.5 V p-p到100 Ω差分负载。
4. VOCM引脚：基带共模电压输入，可选择内部或外部参考电压。
5. RSET引脚：电荷泵电流设置，通过连接电阻到地来设置最大电荷泵输出电流。
6. CCOMP1 - CCOMP3引脚：内部补偿节点，需用100 nF电容去耦到地。
7. VTUNE引脚：VCO控制输入，电压决定输出频率。
8. CP引脚：电荷泵输出，为外部环路滤波器提供±ICP电流。
9. CS引脚：芯片选择，CMOS输入，控制数据加载到寄存器。
10. SDI/SDA引脚：SPI端口串行数据输入，I2C端口串行数据输入/输出。
11. CLK/SCL引脚：SPI/I2C端口串行时钟输入。
12. SDO引脚：SPI端口串行数据输出。
13. REFIN引脚：参考输入，高阻抗CMOS输入，需交流耦合。
14. RFI, RFI引脚：RF输入，50 Ω内部偏置RF输入。
15. RFCM引脚：RF输入共模，单端输入时连接到RFI，差分输入时连接到巴伦输出线圈的公共端。
16. LOMON, LOMON引脚：差分监测输出，提供内部本地振荡器频率的副本。
17. LF3/LF2引脚：额外的环路滤波器引脚，用于快速锁定。
18. LDET引脚：锁相检测，PLL频率锁定时输出高电平。
19. MUXOUT引脚：测试输出，仅用于诊断。
20. TESTLO, TESTLO引脚：差分测试输入，内部使用，应接地。
21. VGAIN引脚：VGA增益输入，通过0 V至1.5 V电压控制VGA增益。

（二）引脚功能详细说明

对于电源引脚，稳定的电源供应是保证芯片正常工作的基础。在设计电路板时，要注意电源引脚的去耦电容布局，以减少电源噪声对芯片的影响。例如，每个VCC引脚都应就近连接一个合适的去耦电容，这样可以有效抑制电源波动。

基带输出引脚的设计需要考虑负载匹配问题。由于其输出为差分信号，负载阻抗的匹配对于信号的传输质量至关重要。在实际应用中，要根据负载的特性选择合适的匹配网络，以确保信号的完整性。

VOCM引脚的设置需要根据基带输出的耦合方式来决定。如果是交流耦合，通常选择内部参考电压；如果是直流耦合，则可能需要外部偏置电压。这需要根据具体的应用场景进行合理配置。

RSET引脚的电阻值设置直接影响电荷泵的输出电流。通过调整RSET电阻，可以精确控制电荷泵的电流，从而影响PLL的性能。在实际设计中，要根据具体的需求选择合适的RSET电阻值。

四、典型性能特性

（一）输入压缩点

ADRF6850的输入1 dB压缩点（IP1dB）与通道增益、RF输入频率、电源和温度等因素有关。在不同的条件下，IP1dB会有不同的表现。例如，在标称条件下，窄带模式下的IP1dB与通道增益和RF输入频率的关系可以通过相关图表进行分析。通过观察这些图表，工程师可以了解在不同的增益和频率下，芯片的线性度表现，从而在设计中合理选择工作参数。

（二）输入IP3

输入IP3同样受到通道增益、RF输入频率等因素的影响。在标称和最坏情况下，输入IP3的分布情况不同。在设计过程中，要根据系统对线性度的要求，选择合适的增益和频率范围，以确保系统的性能。

（三）噪声系数

噪声系数是衡量接收器性能的重要指标之一。ADRF6850的噪声系数与通道增益和RF输入频率有关。在不同的增益和频率下，噪声系数会有所变化。在设计中，要根据系统对噪声的要求，合理选择增益和频率，以降低系统的噪声水平。

（四）通道增益

通道增益与(V{GAIN})和RF输入频率有关。通过调整(V{GAIN})电压，可以控制VGA的增益。在实际应用中，要根据系统的需求，合理设置(V_{GAIN})电压，以实现所需的增益。

（五）其他性能特性

除了上述性能特性外，ADRF6850还具有其他一些性能特性，如整数边界杂散、参考杂散、PFD杂散、相位噪声等。这些性能特性对于系统的性能也有着重要的影响。在设计过程中，要综合考虑这些因素，以确保系统的整体性能。

五、工作原理

（一）PLL合成器和VCO

PLL（锁相环）由一个分数N频率合成器和一个集成电压控制振荡器（VCO）组成。分数N频率合成器具有25位固定模数，可实现小于1 Hz的频率分辨率。VCO的基本输出频率范围为2000 MHz至4000 MHz，通过RF分频器和4分频正交电路，可将频率范围扩展到100 MHz至1000 MHz。

（二）参考输入部分

参考输入部分包括参考频率倍增器、5位R分频器和额外的2分频功能。参考频率倍增器可将参考信号的输入频率加倍，提高PFD比较频率，从而改善系统的噪声性能。5位R分频器可将输入参考频率分频，产生PFD的参考时钟。

（三）RF分数N分频器

RF分数N分频器允许PLL反馈路径中的分频比在23至4095之间变化。通过设置INT和FRAC值，可以生成以相位频率检测器（PFD）频率的分数间隔的输出频率。

（四）相位频率检测器（PFD）和电荷泵

PFD接收R分频器和N计数器的输入，产生与它们之间的相位和频率差成比例的输出。电荷泵根据PFD的输出提供电流，驱动外部环路滤波器，进而控制VCO的输出频率。

（五）锁相检测（LDET）

LDET引脚用于指示PLL是否锁定到误差频率小于1 kHz的状态。当写入Register CR0时，新的PLL采集周期开始，LDET信号变低；当锁定完成后，信号变高。

（六）电压控制振荡器（VCO）

ADRF6850的VCO核心由三个独立的VCO组成，每个VCO有16个重叠频段。这种配置允许VCO频率范围从2000 MHz扩展到4000 MHz，并通过可编程分频器进一步扩展到250 MHz至4000 MHz。通过4分频正交电路，可提供100 MHz至1000 MHz的完整LO频率范围。

（七）编程正确的LO频率

要编程正确的LO频率，需要进行以下两个步骤：

1. 根据所需的LO频率，从查找表中选择合适的RFDIV值，用于编程Register CR28, Bits[2:0]。
2. 使用公式(N = (2^{RFDIV} × 2 × LO) / (f{PFD}))计算N分频器的值，其中N为N分频器值，RFDIV为Register CR28, Bits[2:0]的设置，LO为本地振荡器频率，(f{PFD})为PFD频率。

六、接口与寄存器

（一）I2C接口

ADRF6850支持2线I2C兼容串行总线，可驱动多个外设。芯片上电时默认为I2C模式，但不锁定该模式。要