07. 去耦电容分析 I 芯巧Cadence 25.1新功能深入学习

大家好。在芯片电源完整性设计中，去耦电容的选型与布局直接关系到芯片能否稳定工作。传统开发流程中，工程师往往在PCB布局阶段才仓促调整去耦电容的数量和位置，一旦发生改动，极易牵涉信号线、过孔等多个要素，导致大面积返工。如果在原理图阶段就能完成去耦电容的初步分析，并确定电容与电源引脚之间的合理距离，就可以将这部分约束提前传递到PCB设计中，有效提升效率与质量。

Cadence新增的去耦电容分析功能，支持在原理图界面直接为目标芯片添加去耦电容，并通过阻抗频率曲线验证去耦效果，同时将电容摆放距离以“有效区域”形式传递至版图环境。

本次分享将演示如何利用去耦电容分析功能，完成从电容选型到距离约束的完整配置流程。以下是关键步骤总结：

一：启动去耦电容分析

在原理图界面中，选中需要添加去耦电容的目标芯片。

点击左上角的芯片图标，从器件库中快速选择并添加电容（如680pF、1µF、10µF等不同容值）。

二：配置连接关系

Power Symbol：指定去耦电容所连接的电源网络。

Connections：定义电容引脚与电源/地网络的对应关系，确保连接正确。

参考位号起始值：设定自动生成电容位号的起始编号。

三：设定摆放距离

Distance：设置去耦电容与芯片电源引脚的间距（如10mil），统一电容摆放位置，避免手动放置杂乱，同时保证走线最短。

四：执行阻抗分析

保持 Target Impedance Analysis 默认数值，点击 Plot Impedance Profile 生成阻抗频率曲线。

红线为目标阻抗值，绿线为实际阻抗曲线。在不同频率范围内观察曲线变化。

通过调整电容数量或摆放距离，反复打印曲线，观察实际阻抗是否向目标值收敛，直至找到“刚刚好”的设计方案。

五：确认并放置

调整完成后，点击 OK，系统自动在芯片周边生成去耦电容及对应的距离约束。

通过以上五步，即可在原理图阶段完成去耦电容的分析与布局约束，避免后期PCB返工。

原创简介：芯巧电子是 Cadence 全球认证培训合作伙伴，是国内领先的电子、电气设计自动化和信息化管理系统方案与服务提供商，客户覆盖半导体、消费电子、通讯、汽车电子、工业自动化、教育科研等众多领域，业务涉及Cadence PCB及仿真全系列软件代理，PCB软件二次开发，电子元器件建库，PCB Layout 服务，PCB 加工装配等，拥有专业的市场销售、软件服务支持和软件定制开发团队。

审核编辑 黄宇