行芯科技以Signoff工具链筑牢国产芯片量产底座

行芯科技亮相长芯展，董事长贺青博士现场深度拆解：在EUV受限的行业大背景下，行芯科技如何以Signoff为支点，支撑国产先进芯片打破技术桎梏，从"能设计"稳步迈向"敢量产"。

5月14日—16日，2026杭州国际半导体与集成电路产业创新展览会（长芯展）顺利举办。行芯科技受邀参展，董事长贺青博士在"智芯开源：EDA与RISC-V创新生态论坛"上发表《Signoff 筑牢芯片量产底座：共筑国产EDA芯生态》主题演讲。聚焦国产半导体工艺分叉现状，系统剖析行业技术痛点，从工艺适配、Signoff验证、3DIC布局、产业生态多维度，详解行芯科技的技术落地路径。

01 工艺分叉

国产先进制程的必经挑战

7nm是国产先进制程发展的关键分水岭，国内外芯片工艺发展路径在此出现明显分化。 

海外企业依托EUV光刻机实现芯片高密度集成，而国内需要依靠DUV技术持续优化工艺，国产芯片必须以极致收敛、深挖工艺潜力的优化，提升芯片综合性能。 

贺青博士指出，同样的设计规则，国外工具可接受97%的仿真吻合度，而国产工艺必须达到99.97%。这样倒逼国产EDA企业完成身份迭代：从单纯的工具提供者，升级为深度绑定产业链的工艺共建者。

行芯科技在晶圆厂工艺研发初期深度介入，完成工艺效应与器件特性精准建模，将底层器件物理特性转化为高保真PDK（Process Design Kit，工艺设计套件），筑牢国产芯片正向设计的底层基石。

02 Signoff

守住芯片量产的最后一道防线

贺青博士在演讲中，将Signoff生动类比为“芯片量产前的全身体检”。

寄生参数、时序、功耗、电迁移、信号完整性，每一项检测对应一个专项排查维度，只有全部指标达标，综合判定合格后，芯片才能放心量产流片。

“行业选择Signoff工具，核心诉求只有一个——可靠。”

依托超高精度仿真引擎与本土化快速响应服务体系，行芯打造高标准国产Signoff工具链：所有参与的客户项目，全部实现一次流片成功。

03 3DIC

突破算力瓶颈的“核心武器”

受光刻技术物理上限制约，单芯片算力增长已然触顶，行业达成共识：依托3DIC多芯片集成技术，突破算力密度短板。 

同时行业痛点随之凸显：单一芯片质量可由晶圆厂保障，跨晶圆厂、跨工艺节点的多芯片互联系统，长期存在验证空白，接口一致性无人兜底，形成产业链协作真空区。针对这一痛点，行芯自主研发的3DIC Signoff解决方案补齐技术短板：

高精度跨层寄生参数提取：独家算法精准捕获相邻Die间纳米级寄生参数耦合，修正传统工具对Coupling RC的低估

多维度协同验证闭环：实现SI/PI/Power/Thermal签核流程的无缝衔接，提升验证效率，达成“一次提取，全维度验证”

Shift Left设计实践：将电源网络分析、功耗验证等关键环节前置，提前识别系统级风险，有效提升“首轮流片成功率”

04 三重驱动力

催生国产半导体新生态

最后结合行业发展现状，贺青博士总结推动国产半导体进阶发展的三大核心动力：

市场需求驱动：AI算力需求爆发式增长，紧缺的市场现状，倒逼底层EDA加速迭代、完善配套支撑。

产业协同驱动：国内打破固化行业模式，EDA、半导体设备、材料、晶圆制造多方深度联动，构建海外无法复刻的产业融合优势。

技术原生驱动：内生层面，AI for EDA算法持续迭代，提升工具智能化水平；外生层面，本土独特应用场景，催生差异化技术创新。

05 展望未来

构建内外双循环产业格局

行芯科技正以全栈Signoff能力为支点，构建内外双循环产业生态：内循环稳根基，依托国产先进工艺、EDA工具链与本土协作网络保障量产稳定可控；外循环通全球，兼容国际标准接口，支持海内外工具混用。未来，行芯科技将持续深耕Signoff核心技术，为国产半导体产业自主可控注入硬核动力。