HDR-60 Base Board - Revision B：低成本图像信号处理评估平台

在电子设计领域，一款优秀的评估和演示平台对于开发者来说至关重要。今天我们要介绍的Lattice Semiconductor的HDR - 60 Base Board - Revision B，就是这样一款能够满足多种需求的平台，下面就为大家详细介绍。

文件下载：LFE3-70EA-HDR60-DKN.pdf

一、平台概述

HDR - 60 Base Board为评估、测试和调试图像信号处理用户设计或IP提供了一个低成本的平台，特别针对LatticeECP3™ - 70 FPGA的高动态范围（HDR）内核。它与NanoVesta Head Board共同构成了HDR - 60 Video Camera Development Kit。该平台可连接Aptina的A - 1000 HDRI传感器，还能通过重新设计NanoVesta Head Board适配其他制造商的传感器。

从Revision A到Revision B有一些改动，包括添加了R136和R137，安装了R130和R131，移动了DVI_DDC_SCL、DVI_DDC_SDA和DVI_HPD信号的引脚位置。

二、LatticeECP3 FPGA特性

LatticeECP3是第三代设备，采用可重构SRAM逻辑技术，具有高性能特性，如增强的DSP架构、高速SERDES和高速源同步接口。它还提供了基于LUT的逻辑、分布式和嵌入式内存、锁相环（PLLs）、延迟锁定环（DLLs）以及先进的配置支持，包括加密、多引导功能和TransFR™现场升级功能。其SERDES支持多种流行的数据协议，如PCI Express、SMPTE、以太网（XAUI、GbE和SGMII）、SATA I/II、OBSAI和CPRI。

三、常见应用场景

HDR - 60 Base Board的应用场景广泛，涵盖了安全/监控和汽车摄像头应用、Helion NanoVesta Head Board和其他摄像头传感器的评估、使用Aptina Head Boards的应用、Helion IONOS成像管道IP内核的评估、以太网IP摄像头应用以及Teradek H.264压缩模块的评估等。

四、关键特性

存储与内存

• SPI串行闪存：用于低成本、非易失性配置存储。
• DDR2 SDRAM：在32M地址空间上提供16位数据。

通信接口

• 以太网：三速（10/100/1000 Mbit）以太网PHY，带RJ - 45接口（含12芯磁芯）。
• USB：内置USB 2.0下载功能，可连接LatticeECP3，也可配置为flywire ispDOWNLOAD™电缆连接。

视频连接

• HiSPi和并行视频数据路径：可选择VCCIO（1.8 V/2.5 V/3.3 V）。
• HDMI/DVI输出：使用四个通道（一个四通道）的差分SERDES。

其他特性

• 测试点：19个I/O引脚测试点，用于原型设计。
• 振荡器：两个MEMS和两个晶体振荡器。
• 电源：从单一12 V电源生成5.0 V、3.3 V、2.5 V、1.8 V、1.2 V电压。
• 编程支持：支持ispVM™系统编程。

五、初始设置与处理注意事项

静电防护

由于评估板上的设备对静电敏感，即使有ESD保护结构，仍需注意。在处理评估板时，建议始终佩戴接地腕带，触摸板子前先接触接地平面，避免静电对设备造成损坏。连接和断开电气连接时，应先连接和最后断开测试设备底盘接地与板子接地平面的连接。

环境要求

• 尺寸：标称尺寸为203.2 mm x 42 mm（8.000” x 1.654”）。
• 温度：工作温度为0 °C至55 °C，存储温度为 - 40 °C至75 °C。
• 湿度：湿度 <95%且无冷凝。
• 电源：11 V至18 V DC（最大20瓦）。

六、功能描述

LatticeECP3设备

采用1.2 V DC核心的LatticeECP3 - 70 FPGA，484球fpBGA封装，该封装下的LatticeECP3 35、 - 70和 - 95设备密度无需改变引脚连接。

电源连接器

通过J10的单个12 V DC电源供电，板上的降压开关稳压器提供3.3 V、2.5 V、1.8 V、1.2 V电压。J10电源插孔有特定的规格要求，如极性、内外径和电流容量等。

电源调节

不同的开关稳压器通过电阻分压器电压反馈来调节输出电压，以保持恒定。2.5 V稳压器输出电压可通过J4跳线设置为1.8 V或3.3 V。SERDES 1.2 V稳压器（U4）为低dropout线性类型，能提供恒定的1.2 V输出电压，且不产生开关噪声。

I/O银行电压

LatticeECP3的大多数银行电压已硬连线到特定电源值，银行1和2可调节，用于为连接到并行连接器（J2）和HiSPi连接器（J1）的传感器板供电。

默认跳线设置

默认跳线设置可将VDDIO设置为2.5 V，通过改变J4跳线位置可将VDDIO更改为1.8 V或3.3 V。使用Aptina Head Board时，J5和J6跳线可选择串行时钟和数据信号的来源。

原型区域

提供19个未连接的测试点，可直接访问LatticeECP3设备，其他I/O连接到专用连接器，不使用时可作为原型连接器。

晶体振荡器

有两个晶体振荡器和两个基于MEMS的振荡器，分别用于USB端口连接、以太网PHY和驱动LatticeECP3输入。

DVI视频输出

LatticeECP3的SERDES Quad A输出通过交流耦合电容驱动HDMI连接器，信号路径阻抗为50欧姆。

HiSPi和并行连接器

HiSPi连接器（J1）可接收HiSPi sub - LVDS视频信号，LatticeECP3输入类型需设置为LVDS并进行差分100欧姆端接。并行连接器（J2）用于接收并行视频信号。

其他连接器

• Aptina Head Board连接器：由J7和J8组成，与LatticeECP3的银行0接口。
• Teradek MPEG编码器连接器：J9与LatticeECP3的银行6 I/O连接。

SPI串行闪存

U9 SPI Flash设备为16引脚、64 Mbit，可同时存储两个比特流，支持SPIm模式。上电时，板上配置为从SPI Flash下载比特流到LatticeECP3。

下载比特流

可通过USB - A到USB - A电缆或Lattice ispDOWNLOAD电缆将比特流下载到LatticeECP3 SRAM或SPI Flash。使用ispVM System软件进行下载操作，不同的下载方式有相应的步骤。

LED指示

三个LED用于显示LatticeECP3的编程状态，分别指示信号低电平、初始化和配置完成。

DDR2内存

配备84球BGA DDR2 SDRAM，提供16位数据宽度和32M地址空间，由1.8 V稳压器和0.9 V中点偏置终端稳压器供电。

以太网PHY

Broadcom BCM54810三速10/100/1000BASE - T千兆以太网收发器，通过GMII与LatticeECP3 FPGA交互，RJ45连接器有内置磁芯和链路活动指示灯。PHY可通过电阻设置初始化配置，也可在通电后重新编程。

七、配置与编程

要求

需要安装Lattice ispVM System软件版本17.9（或更高）及USB驱动。

下载程序

可通过标准USB电缆或SPI Flash和USB电缆将比特流下载到LatticeECP3 SRAM，具体步骤包括连接设备、启动软件、设置扫描选项、选择设备和包类型、选择比特流文件等。

JTAG Flywire连接编程

HDR - 60 Base Board提供J3编程头，但引脚未安装。使用时需先获取并安装引脚，连接时需遵循特定顺序，下载程序与USB下载类似。

八、订购信息与技术支持

订购信息

提供了HDR - 60 Video Camera Development Kit和HDR - 60 Video Camera Base Board的订购信息。

技术支持

可通过e - mail（[e-mail]）或网站（www.latticesemi.com）获取技术支持。

九、总结

HDR - 60 Base Board - Revision B为图像信号处理的开发和评估提供了丰富的功能和便利的配置选项。它结合了LatticeECP3 FPGA的高性能和多种接口，适用于多种应用场景。在使用过程中，工程师们需要注意静电防护和正确的配置编程步骤，以确保设备的正常运行。大家在实际应用中是否也遇到过类似平台的使用问题呢？欢迎在评论区分享交流。