73S8014R/RN/RT 20SO 演示板用户手册解读

一、引言

TERIDIAN 半导体公司的 73S8014R/RN/RT 演示板是评估 73S8014R/RN/RT 智能卡接口集成电路的平台。它可以独立运行，也能作为子卡与 73S12xxF 评估平台配合使用。这三款芯片在控制信号和功能上略有差异，比如 VCC 和时钟分频控制信号。73S8014R 和 73S8014RN 用 CMDVCC 和 5V/#V 控制信号生成 3V 或 5V 的 VCC，而 73S8014RT 重新定义了这些引脚，可选择 5V、3V 和 1.8V 的 VCC。73S8014R 用 CLKDIV1 和 CLKDIV2 选择 1、2、4 和 8 的时钟分频，73S8014RN 和 73S8014RT 则选择 1、2、4 和 6 以支持 NDS 应用。

文件下载：73S8014R-DB.pdf

安全与 ESD 注意事项

连接带电电压到演示板系统可能会导致危险电压，操作时要格外小心。而且演示板对静电敏感，处理时需采取 ESD 防护措施。

开始使用

电源供应

给 J4 的 10 引脚施加 3.3V 电压，给 J2 的 10 引脚施加 5V 电压。

时钟频率设置

• 外部时钟源设置：将 JP1 设置为 SCLK，把时钟源施加到 J2 的 1 引脚，通过给 CLKDIV1 和 CLKDIV2 引脚施加 3.3V (1) 或 GND (0) 来设置不同的时钟频率。
• 使用晶体 Y1 设置：演示板中的晶体为 12MHz（NDS 应用可用 27MHz），将 JP1 设置为 XTAL 位置，同样通过给 CLKDIV1 和 CLKDIV2 引脚施加不同电压来设置时钟频率。

推荐工作条件和绝对最大额定值

参数	推荐工作条件	绝对最大额定值
电源电压 VDD	2.7 至 5.5 VDC	-0.5 至 6.0 VDC
电源电压 VPC	4.75 至 5.5 VDC (ISO - 7816 和 EMV 应用) 4.85V 至 5.5 VDC (NDS 应用)	-0.5 至 6.0 VDC
环境工作温度	-40°C 至 +85°C	-
数字输入电压	0V 至 VDD + 0.3V	-0.3 至 (VDD + 0.5) VDC
存储温度	-	-60 至 150°C
引脚电压	-	-0.3 至 (VDD + 0.5) VDC
引脚电流	-	±100mA
ESD 耐受 - 卡接口引脚	-	+/- 6kV
ESD 耐受 - 其他引脚	-	+/- 2kV

二、设计考虑

通用布局规则

• CLK 信号：CLK 信号的走线应尽量短，少弯曲，最好在同一层走线，避免过孔到其他平面。同时要远离其他走线，特别是 RST 和 VCC。CLK 引脚可连接最大 30pF 到地的电容进行滤波，也可使用不超过 100Ω 的 0Ω 串联电阻 R7 进行额外滤波。
• VCC 走线：VCC 走线要尽量短，线宽至少 0.5mm，且要远离其他走线，尤其是 RST 和 CLK。
• RST 走线：RST 走线要远离 VCC 和 CLK 走线，可连接最大 30pF 到地的电容进行滤波。
• 电容放置：在器件的 VDD 引脚附近放置 0.1μF 电容并直接接地；在 VPC 引脚附近放置 0.1μF 和 10μF 电容并直接接地；在智能卡连接器的 VCC 引脚附近放置 1.0μF 电容并直接接地。

符合 NDS 的优化

演示板默认配置中，智能卡连接器的 CLK 引脚到地有 27pF 电容 C12，RST 引脚到地有 27pF 电容 C9。这些电容可对 CLK 和 RST 信号进行滤波，减少信号振铃、耦合和边缘速度。在 EMV 测试环境中这些电容有用，且对 NDS 测试无影响。可根据具体应用调整或移除这些电容。

三、硬件使用

板卡描述：跳线、开关和测试点

项目编号（图 2.1）	原理图和 PCB 丝印参考	名称	用途
1	J2	板卡 5V 电源和主机数字接口	收集板卡 5V 电源、73S8014R/RN/RT 数据接口 (IOUC)、外部时钟 (SCLK) 和中断 (OFF) 引脚。当 JP1 处于 XTAL 位置时，外部时钟 (SCLK) 可悬空；当 JP2 处于 3.3V 位置时，5V 电源引脚可悬空。
2	JP3	VDD 选择	选择数字电压为 5V 或 3.3V，此设置定义了与主机微控制器的接口电压，也为 73S8014R/RN/RT 内部电路提供电源电压，默认设置为 3.3V。
3、4、5、9	TP7、TP5、TP3、TP4	测试点：CLK、RST、VCC、I/O	每个智能卡信号对应一个 2 引脚测试点，一个引脚为信号（如 VCC、CLK），另一个引脚为 GND。
6	J4	板卡 3.3V 电源和数字控制信号	收集板卡 3.3V 电源、73S8014R/RN/RT 主机控制信号引脚 RSTIN、CMDVCC / CMDVCC%、5V/#V / CMDVCC#、CLKDIV2 和 CLKDIV1。当 JP3 处于 5V 位置时，3.3V 电源引脚可悬空。
7	TP1	PIN12 (VDDF_ADJ)	VDD 电压故障调整。左边引脚连接 73S8014R/RN/RT 的 VDDF_ADJ 引脚，右边引脚为 GND。当板卡上安装电阻 R3 或电阻网络 R1 和 R3 时，可调整内部触发卡停用序列的 VDD 故障电平。默认情况下，电阻 R1 和 R3 未连接，内部设置的 VDD 故障电平典型值为 2.3V。
8	J6	智能卡连接器	SIM/SAM 智能卡格式连接器。J6 与 PCB 下方的智能卡连接器 J5 并联，使用 J5 时不要插入 SIM/SAM 卡。
10	JP1	时钟选择	选择晶体或外部时钟作为器件的频率参考，默认设置为晶体。
11	J5	智能卡连接器	插入信用卡尺寸的卡时，触点面朝上。

73S8014R/RN/RT 引脚描述

卡接口引脚

名称	引脚编号	描述
I/O	14	卡 I/O：与卡之间的数据信号，包含上拉电阻到 VCC。
RST	15	卡复位：向卡提供复位 (RST) 信号。
CLK	17	卡时钟：向卡提供时钟信号 (CLK)，时钟速率由晶体振荡器频率或外部时钟输入以及 CLKDIV 选择决定。
PRES	19	卡存在开关：高电平表示卡存在，未使用时应接地，包含高阻抗下拉电阻。
VCC	18	卡电源 - 由序列器逻辑控制，LDO 调节器输出，需要外部滤波电容连接到卡的 GND。
GND	16	卡地

其他引脚

名称	引脚编号	描述
XTALIN	9	晶体振荡器输入：可连接晶体或作为卡时钟的源驱动。
XTALOUT	10	晶体振荡器输出：连接到晶体。如果 XTALIN 用作外部时钟输入，则此引脚悬空。
VDDF_ADJ	12	VDD 故障阈值调整输入：可用于调整 VDDF 值（控制卡停用），未使用时必须悬空。
VDD	13	系统接口电源电压和内部电路电源电压。
VPC	4	LDO 调节器电源源。
GND	8、11	数字地
CMDVCC (R) / CMDVCC% (RN/RT)	6	(R) - 命令 VCC（负断言）：此引脚为低电平时，LDO 调节器将 VCC 电源升至卡并启动卡激活序列（如果卡存在）。 (RN/RT) - 一个或两个引脚为低电平时，LDO 将 Vcc 电源升至智能卡和智能卡接口到指定值。
5V/#V (R) / CMDVCC# (RN/RT)	7	(R) - 5 伏 / 3 伏卡选择：逻辑 1 选择 5 伏 VCC 和卡接口，逻辑 0 选择 3 伏操作。使用单卡电压时，此引脚应连接到 GND 或 VDD，未连接时包含高阻抗上拉电阻默认选择 5V 卡。 (RN/RT) 参考引脚 6 的说明。
CLKDIV1、CLKDIV2		设置从 XTAL 振荡器（或外部时钟输入）到卡时钟的分频比，包含下拉电阻。
OFF	1	中断信号到处理器，低电平有效 - 多功能指示故障条件或卡存在，开漏输出配置，包含内部 22kΩ 上拉电阻到 VDD。
RSTIN	2	复位输入：此信号是卡的复位命令。
I/OUC	3	系统控制器与卡之间的数据 I/O，包含上拉电阻到 VDD。

四、附录

附录包含评估板 PCB 的电气原理图、物料清单、丝印层（顶面和底面）、金属层（顶面、中间 1 层接地平面、中间 2 层电源平面、底面）等信息。

五、联系信息

如需了解更多关于 Teridian 半导体产品的信息或查询 73S8014R/RN/RT 的可用性，可联系： 地址：6440 Oak Canyon Road, Suite 100, Irvine, CA 92618 - 5201 电话：(714) 508 - 8800 传真：(714) 508 - 8878 邮箱：[e-mail] 全球销售办公室完整列表可访问：http://www.teridian.com

大家在使用 73S8014R/RN/RT 演示板时，有没有遇到过一些特别的问题呢？欢迎在评论区分享交流。