73S8014R/RN/RT 20SO 演示板用户手册解读

在电子设计领域，智能卡接口IC的评估和应用是一个重要的环节。TERIDIAN Semiconductor Corporation的73S8014R/RN/RT 20SO演示板为我们提供了一个很好的评估平台。今天，我们就来深入了解一下这个演示板的相关内容。

文件下载：73S8014RT-DB.pdf

一、引言

1.1 概述

TERIDIAN 73S8014R/RN/RT演示板是用于评估TERIDIAN 73S8014R/RN/RT智能卡接口IC的平台。它可以集成73S8014R、73S8014RN或73S8014RT集成电路，既可以作为独立平台与外部微控制器配合使用，也可以作为子卡与73S12xxF评估平台配合使用。这三款IC在控制信号和控制功能上略有不同，主要涉及VCC和时钟分频控制信号。例如，73S8014R和73S8014RN使用CMDVCC和5V/#V控制信号生成3V或5V的VCC（智能卡电源电压），而73S8014RT重新定义了这些引脚，允许选择5V、3V和1.8V的VCC。此外，73S8014R使用时钟分频信号CLKDIV1和CLKDIV2选择智能卡CLK输出的分频比，73S8014RN和73S8014RT则重新定义为支持NDS应用的分频比。

1.2 安全和ESD注意事项

在使用演示板时，连接带电电压可能会导致板上出现危险电压，因此在连接带电电压后处理演示板时要格外小心。同时，演示板对ESD敏感，处理时需采取ESD防护措施。

1.3 入门指南

演示板的基本连接如下：

• 电源供应：在J4的引脚10施加3.3V电压，在J2的引脚10施加5V电压。
• 控制信号：可以通过J2和J4连接到设备（参考图1.1和电气原理图图4.1）。
• 设置时钟频率：
  • 使用外部时钟源：将JP1设置为SCLK设置，将时钟源施加到J2的引脚1，通过向CLKDIV1和CLKDIV2引脚施加3.3V（1）或GND（0）来设置不同的时钟频率。
  • 使用晶体Y1：演示板中包含的晶体为12MHz（NDS应用可使用27MHz），将JP1设置为XTAL位置，同样通过向CLKDIV1和CLKDIV2引脚施加3.3V（1）或GND（0）来设置不同的时钟频率。

1.4 推荐工作条件和绝对最大额定值

1.4.1 推荐工作条件

参数	额定值
电源电压V DD	2.7至5.5 VDC
电源电压V PC	4.75至5.5 VDC（ISO - 7816和EMV应用）；4.85V至5.5 VDC（NDS应用）
环境工作温度	-40°C至 +85°C
数字输入的输入电压	0V至V DD + 0.3V

1.4.2 绝对最大额定值

超出这些额定值可能会对设备造成永久性损坏。	参数	额定值
电源电压V DD	-0.5至6.0 VDC
电源电压V PC	-0.5至6.0 VDC
数字输入的输入电压	-0.3至(VDD + 0.5) VDC
存储温度	-60至150°C
引脚电压	-0.3至(VDD + 0.5) VDC
引脚电流	±100mA
ESD耐受性 - 卡接口引脚	+/- 6kV
ESD耐受性 - 其他引脚	+/- 2kV

二、设计考虑因素

2.1 一般布局规则

• CLK信号：应尽量缩短CLK信号的走线长度，减少走线弯曲，保持CLK走线在同一层（避免过孔到其他平面），并使CLK走线远离其他走线，特别是RST和VCC。为了减少噪声，可以对CLK走线进行滤波，在智能卡连接器的CLK引脚处允许连接高达30pF的接地电容，也可以用0Ω系列电阻R7进行额外滤波（不超过100Ω）。
• VCC走线：VCC走线应尽量短，走线厚度至少为0.5mm，同时要使VCC远离其他走线，特别是RST和CLK。
• RST走线：RST走线应远离VCC和CLK走线，为了滤波，允许连接高达30pF的接地电容。
• 电容布局：在设备的VDD引脚附近放置0.1μF电容并直接接地，在VPC引脚附近放置0.1μF和10μF电容并直接接地，在智能卡连接器的VCC引脚附近放置1.0μF电容并直接接地。

2.2 符合NDS的优化

演示板的默认配置包含从智能连接器的CLK引脚到地的27pF电容（C12）和从RST引脚到地的27pF电容（C9）。这些电容在长走线或测试设备干扰的情况下可作为CLK和RST信号的滤波器。CLK上的电容可减少走线上的振铃，减少对其他走线的耦合，并减慢CLK信号的边沿；RST上的电容有助于在嘈杂环境中满足干扰规范。这些滤波电容在EMV测试环境中可能有用，并且对NDS测试没有影响。C12和C9在原理图和BOM中都有表示，它们是智能卡线路CLK和RST上的可选滤波电容，可根据具体应用（PCB、卡时钟频率、符合适用标准等）调整（值不超过30pF）或移除，以优化性能。

三、硬件使用

3.1 板卡描述：跳线、开关和测试点

项目编号（图2.1）	原理图和PCB丝印参考	名称	用途
1	J2	板卡5V电源和主机数字接口	收集板卡的5V电源、73S8014R/RN/RT数据接口（IOUC）、外部时钟（SCLK）和中断（OFF）引脚。当JP1处于XTAL位置时，外部时钟（SCLK）可以不连接；当JP2处于3.3V位置时，5V电源引脚可以不连接（仅支持3V卡）。
2	JP3	VDD选择	用于选择数字电压，在5V或3.3V之间切换。此设置定义了与主机微控制器的接口电压，也为73S8014R/RN/RT的内部电路提供内部电源电压。默认设置为3.3V位置。
3、4、5、9	TP7、TP5、TP3、TP4	测试点：CLK、RST、VCC、I/O	每个智能卡信号的2引脚测试点，引脚标签名称为相应的信号（如VCC、CLK），另一个引脚为GND。
6	J4	板卡3.3V电源和数字控制信号	收集板卡的3.3V电源、73S8014R/RN/RT主机控制信号引脚RSTIN、CMDVCC / CMDVCC%、5V/ #V / CMDVCC#、CLKDIV2和CLKDIV1。当JP3处于5V位置时，3.3V电源引脚可以不连接。
7	TP1	PIN12（VDDF_ADJ）	VDD电压故障调整。左侧引脚连接到73S8014R/RN/RT的VDDF_ADJ引脚，右侧引脚为GND。当板上安装电阻R3或电阻网络R1和R3时，可调整内部触发卡停用序列的VDD故障电平。默认情况下，电阻R1和R3未连接，提供典型的2.3V VDD故障电平（内部设置到73S8014R/RN/RT）。有关VDD故障电平和这些电阻值的确定，请参考73S8014R/RN/RT数据手册。
8	J6	智能卡连接器	SIM/SAM智能卡格式连接器。注意J6与智能卡连接器J5（PCB下方）并联连接。使用信用卡尺寸的连接器J5时，不应插入SIM/SAM卡。
10	JP1	时钟选择	用于选择晶体或外部时钟作为设备的频率参考。默认设置为晶体。
11	J5	智能卡连接器	智能卡连接器。插入卡（信用卡尺寸格式）时，触点必须朝上。

3.2 73S8014R/RN/RT引脚描述

3.2.1 卡接口

名称	引脚编号	描述
I/O	14	卡I/O：与卡之间的数据信号，包括一个上拉电阻到V CC。
RST	15	卡复位：向卡提供复位（RST）信号。
CLK	17	卡时钟：向卡提供时钟信号（CLK），时钟速率由晶体振荡器频率或外部时钟输入以及CLKDIV选择决定。
PRES	19	卡存在开关：高电平有效表示卡存在。不使用时应接地，但包含一个高阻抗下拉电阻。
VCC	18	卡电源 - 由顺序器逻辑控制，是LDO稳压器的输出。需要一个外部滤波电容到卡的GND。
GND	16	卡接地

3.2.2 其他和输出

名称	引脚编号	描述
XTALIN	9	晶体振荡器输入：可以连接到晶体或作为卡时钟的源驱动。
XTALOUT	10	晶体振荡器输出：连接到晶体。如果XTALIN用作外部时钟输入，则该引脚不连接。
VDDF_ADJ	12	V DD故障阈值调整输入：此引脚可用于调整V DDF值（控制卡的停用）。未使用时必须不连接。

3.2.3 电源和接地

名称	引脚编号	描述
VDD	13	系统接口电源电压和内部电路的电源电压。
VPC	4	LDO稳压器电源源。
GND	8、11	数字接地。

3.2.4 微控制器接口

名称	引脚编号	描述
CMDVCC (R)		命令VCC（负断言）：此引脚为逻辑低电平时，会使LDO稳压器将VCC电源升至卡并启动卡激活序列（如果卡存在）。
CMDVCC% (RN/RT)、CMDVCC# (RN/RT)		逻辑低电平在一个或两个引脚上会使LDO将Vcc电源升至智能卡和智能卡接口到以下表中描述的值： CMDVCC% CMDVCC# Vcc输出电压 0 0 1.8V 0 1 5.0V 1 0 3.0V 1 1 LDO关闭 注意：为了将VCC设置为1.8V，CMDVCC%和CMDVCC#必须在400ns内都被断言为低电平。详情请参阅数据手册。
5V/#V (R)、CMDVCC# (RN/RT)		(R) - 5伏/3伏卡选择：逻辑1选择5伏作为VCC和卡接口，逻辑低选择3伏操作。当该部件用于单一卡电压时，此引脚应连接到GND或VDD。然而，它包含一个高阻抗上拉电阻，当未连接时默认此引脚为高电平（选择5V卡）。
CLKDIV1、CLKDIV2		设置从XTAL振荡器（或外部时钟输入）到卡时钟的分频比。这些引脚包含下拉电阻。 CLKDIV1 CLKDIV2 时钟速率 0 0 XTALIN/8 (R) XTALIN/6 (RN/RT) 0 1 XTALIN/4 1 0 XTALIN 1 1 XTALIN/2
OFF	1	中断信号到处理器。低电平有效 - 多功能，指示故障条件或卡存在。开漏输出配置 - 包含一个内部22kΩ上拉电阻到VDD。
RSTIN	2	复位输入：此信号是卡的复位命令。
I/OUC	3	系统控制器与卡之间的数据I/O，包括一个上拉电阻到VDD。

3.3 73S8014R/RN引脚排列（SO20 - 顶视图）

3.4 73S8014RT引脚排列（20SO - 顶视图）

四、附录

附录包含评估板PCB的以下表格和图纸：

• 电气原理图
• 物料清单
• 丝印层 - 顶面
• 丝印层 - 底面
• 金属层 - 顶面
• 金属层 - 中间1，接地平面
• 金属层 - 中间2，电源平面
• 金属层 - 底面

五、联系信息

如果您需要了解更多关于Teridian Semiconductor产品的信息或查询73S8014R/RN/RT的可用性，请联系：

• 地址：6440 Oak Canyon Road, Suite 100, Irvine, CA 92618 - 5201
• 电话：(714) 508 - 8800
• 传真：(714) 508 - 8878
• 邮箱：[e-mail] 如需全球销售办事处的完整列表，请访问http://www.teridian.com。

通过以上对73S8014R/RN/RT 20SO演示板的详细解读，相信大家对这个评估平台有了更深入的了解。在实际设计中，我们需要根据具体需求合理使用演示板的各项功能，同时注意安全和ESD防护。大家在使用过程中遇到过哪些问题呢？欢迎在评论区分享交流。