73S8024C 演示板：智能卡接口评估利器

在电子设备不断发展的今天，智能卡接口的应用越来越广泛。Teridian 的 73S8024C 智能卡接口设备为我们提供了一个强大的解决方案，而其配套的 73S8024C 演示板则是评估该设备性能的理想平台。今天，我们就来深入了解一下这个演示板。

文件下载：73S8024C-DB.pdf

一、演示板概述

73S8024C 演示板是用于评估 Teridian 73S8024C 智能卡接口设备的平台。它集成了 73S8024C 集成电路，既可以作为独立平台与外部微控制器配合使用，也可以作为子卡与 73S1121F 评估平台搭配。该演示板设计符合 EMV 2000 规范 4.0 版本，并且通过更换少数外部组件，还能轻松满足 NDS 规范要求。

1. 包装内容

• 演示板：一块 73S8024C 演示板。
• 文档光盘：包含 73S8024C 数据手册、本用户手册以及应用笔记。

2. 安全与 ESD 注意事项

在连接到带电电压后处理演示板时，务必格外小心。同时，该演示板对静电放电（ESD）敏感，操作时需采取相应的 ESD 防护措施。

二、基本连接

1. 电源连接

将 3.3V 电源施加到 J4 的引脚 10。

2. 控制信号连接

设备的控制信号可以通过 J2 和 J4 连接。

3. 时钟频率设置

外部时钟源设置

• 将 JP1 设置为 SCLK 位置。
• 将时钟源施加到 J2 的引脚 1。
• 通过向 CLKDIV1 和 CLKDIV2 引脚施加 3.3V（1）或 GND（0）来设置所需的时钟速率：
  • CLKDIV1 = CLKDIV2 = 0，时钟频率 = SCLK / 8
  • CLKDIV1 = 0，CLKDIV2 = 1，时钟频率 = SCLK / 4
  • CLKDIV1 = 1，CLKDIV2 = 0，时钟频率 = SCLK
  • CLKDIV1 = CLKDIV2 = 1，时钟频率 = SCLK / 2

晶体设置

• 演示板上的晶体为 12MHz。
• 将 JP1 设置为 XTAL 位置。
• 通过向 CLKDIV1 和 CLKDIV2 引脚施加 3.3V（1）或 GND（0）来设置所需的时钟速率：
  • CLKDIV1 = CLKDIV2 = 0，时钟频率 = 1.5MHz
  • CLKDIV1 = 0，CLKDIV2 = 1，时钟频率 = 3MHz
  • CLKDIV1 = 1，CLKDIV2 = 0，时钟频率 = 12MHz
  • CLKDIV1 = CLKDIV2 = 1，时钟频率 = 6MHz

三、硬件描述

1. 演示板连接器、跳线和测试点

项目编号	原理图/丝印参考	名称	功能
连接器
1	J2	5V 板电源 / 辅助接口	73S8024C 辅助接口（I/OUC、AUX1UC、AUX2UC）、外部时钟（SCLK）和中断（OFF）引脚。当 JP1 处于 XTAL 位置时，外部时钟（SCLK）可留空。5V 电源未使用，必须留空，且 JP2 必须插入 3.3V 位置。
9	J4	3.3V 板电源 / 数字控制信号	3.3V 板电源和 73S8024C 主机控制信号 RSTIN、CMDVCC、5V/#V、PWRDWN、CLKDIV2 和 CLKDIV1。
16	J5	智能卡连接器	智能卡连接器。插入卡（信用卡尺寸格式）时，触点必须朝上。
11	J6	智能卡连接器	SIM/SAM 智能卡格式连接器。J6 与智能卡连接器 J5 并联（在 PCB 下方）。使用信用卡尺寸连接器 J5 时，不应插入 SIM/SAM。
跳线
3	JP1	时钟选择	用于选择晶体或外部时钟作为设备的频率参考。默认设置为晶体。
17	JP2	VPC 选择	用于选择智能卡 DC-DC 转换器的电源值（73S8024C 输入 VPC）。要支持两种卡电压，JP2 必须设置为 3.3V 位置。默认设置为 3.3V。
2	JP3	VDD 选择	用于选择为 73S8024C 供电的数字电压。必须设置为 3.3V。
8	JP4	-	未使用。
15、14	JP5、JP6	卡极性检测选择	JP5 和 JP6 的设置取决于所使用的智能卡连接器类型（通常为开路或闭路）以及使用的 73S8024C 卡存在开关输入。73S8024C 演示板的开关通常为开路。跳线可以设置为：1. 使用 PRES（默认）：JP5 设置为 PRES；JP6 设置为 VDD。2. 使用 PRES：JP5 设置为 PREB；JP6 设置为 GND。
测试点
10	TP1		引脚 17（VDDF_ADJ）VDD 电压故障调整。左侧引脚连接到 73S8024C 的 VDDF_ADJ 引脚，右侧引脚为 GND。当板上安装了电阻 R3 或电阻网络 R1 和 R3 时，它会调整内部触发卡停用序列的 VDD 故障电平。默认情况下，电阻 R1 和 R3 未连接。这提供了典型的 2.3V VDD 故障电平（内部设置为 73S8024C）。有关 VDD 故障电平和电阻值的确定，请参考 73S8024C 数据手册。
20	TP2	工厂测试	工厂测试引脚。请勿连接。
7	TP3	VCC	每个相应智能卡信号的 2 针测试点。引脚标签名称为相应信号（即 VCC、CLK），第二引脚为 GND。
12	TP4	I/O
6	TP5	RST
13	TP6	C8
5	TP7	CLK
4	TP8	C4

2. 推荐工作条件和绝对最大额定值

参数	推荐工作条件	绝对最大额定值
电源电压 VDD	2.7 至 3.6 VDC	-0.5 至 4.0 VDC
电源电压 VPC	2.7 至 3.6 VDC	-0.5 至 4.0 VDC
环境工作温度	-40 °C 至 +85 °C	-60 °C 至 150 °C
数字输入电压	0 V 至 VDD + 0.3 V	-0.3 至 (VDD + 0.5) VDC
引脚电压	-	-0.3 至 (VDD + 0.5) VDC
引脚电流	-	±100 mA
ESD 耐受能力 - 卡接口引脚	-	+/- 6 kV
ESD 耐受能力 - 其他引脚	-	+/- 2 kV

超出这些额定值范围的操作可能会对设备造成永久性损坏。

3. 73S8024C 引脚描述

卡接口引脚

名称	引脚编号	描述
I/O	11	卡 I/O：与卡之间的数据信号。包括一个上拉电阻到 VCC。
AUX1	13	AUX1：与卡之间的辅助数据信号。包括一个上拉电阻到 VCC。
AUX2	12	AUX2：与卡之间的辅助数据信号。包括一个上拉电阻到 VCC。
RST	14	卡复位：向卡提供复位（RST）信号。
CLK	15	卡时钟：向卡提供时钟信号（CLK）。该时钟的速率由晶体振荡器频率或外部时钟输入以及 CLKDIV 选择决定。
PRES	10	卡存在开关：高电平有效表示卡存在。不使用时应接地，但它包括一个高阻抗下拉电阻。
PRES	9	卡存在开关：低电平有效表示卡存在。不使用时应连接到 VDD，但它包括一个高阻抗上拉电阻。
VCC	17	卡电源：由 LDO 调节器的序列器输出逻辑控制。需要一个外部滤波电容到卡 GND。
GND	14	卡接地。

其他引脚

类型	名称	引脚编号	描述
杂项	XTALIN	24	晶体振荡器输入：可以连接到晶体或作为卡时钟的源驱动。
杂项	XTALOUT	25	晶体振荡器输出：连接到晶体。如果 XTALIN 用作外部时钟输入，则留空。
杂项	VDDF_ADJ	18	VDD 故障阈值调整输入：此引脚可用于调整 VDDF 值（控制卡的停用）。未使用时必须留空。
杂项	NC	5、7	未连接引脚。
电源和接地	VDD	21	系统接口电源电压和内部电路的电源电压。
电源和接地	VPC	6	DC-DC 转换器电源供应源。
电源和接地	GND	4	DC-DC 转换器接地。
电源和接地	GND	22	数字接地。
电源和接地	LIN	5	外部电感器。从引脚 2 连接外部电感器到 VPC。保持电感器靠近引脚 2。
微控制器接口	CMDVCC	19	命令 VCC（负断言）：此引脚为低电平时，会使 LDO 调节器将 VCC 电源斜坡到卡，并在卡存在时启动卡激活序列。
微控制器接口	5V/#V	3	5 伏 / 3 伏卡选择：逻辑 1 选择 5 伏用于 VCC 和卡接口，逻辑低选择 3 伏操作。当该部件用于单卡电压时，此引脚应连接到 GND 或 VDD。但是，它包括一个高阻抗上拉电阻，当未连接时，默认此引脚为高电平（选择 5V 卡）。
微控制器接口	PWRDN	8	电源关闭控制输入。高电平有效。当电源关闭模式设置为高电平时，所有内部模拟功能被禁用，使 73S8024C 进入最低功耗模式。电源关闭模式仅允许在卡会话之外（即当 CMDVCC = 1 时）。
微控制器接口	CLKDIV1、CLKDIV2	1、2	设置从 XTAL 振荡器（或外部时钟输入）到卡时钟的分频比。这些引脚包括下拉电阻。
微控制器接口	OFF	23	向处理器的中断信号。低电平有效 - 多功能，指示故障条件和/或卡存在。开漏输出配置；包括一个内部 22 kΩ 上拉电阻到 VDD。
微控制器接口	RSTIN	20	复位输入：此信号是卡的复位命令。
微控制器接口	I/OUC	26	系统控制器与卡之间的数据 I/O。包括一个上拉电阻到 VDD。
微控制器接口	AUX1UC	27	系统控制器与卡之间的辅助数据 I/O。包括一个上拉电阻到 VDD。
微控制器接口	AUX2UC	28	系统控制器与卡之间的辅助数据 I/O。包括一个上拉电阻到 VDD。

4. 73S8024C 引脚排列

通过图 4 可以清晰看到 73S8024C SO28 引脚的排列情况。

四、设计考虑

1. 通用布局规则

• 信号布线：将辅助信号与卡接口信号分开布线。
• 时钟信号：CLK 信号应尽可能短，走线弯曲少，保持在同一层（避免过孔到其他平面），远离其他走线，尤其是 RST 和 VCC。为了降噪，可以对 CLK 走线进行滤波，在智能卡连接器的 CLK 引脚处允许接地电容最大为 30 pF。此外，零欧姆串联电阻 R7 可用于额外滤波（不超过 100 Ω）。
• 电源信号：VCC 走线应尽可能短，线宽最小为 0.5 mm，远离其他走线，尤其是 RST 和 CLK。
• 电感器连接：从 L1 到 IC 引脚 5 的走线应尽可能短。
• 复位信号：RST 走线应远离 VCC 和 CLK 走线，允许接地电容最大为 30 pF 进行滤波。
• 电容放置：将 0.1 µF 电容靠近设备的 VDD 引脚，并直接接地；将 0.1 µF 电容靠近设备的 VPC 引脚，并直接接地；将 3.3 µF（NDS 为 1.0 µF）电容靠近智能卡连接器的 VCC 引脚，并直接接地。

2. 符合 EMV 和 NDS 的优化

• 滤波电容：演示板的默认配置在智能连接器的 CLK 引脚和 RST 引脚分别连接了 27 pF 电容（C12 和 C13），用于在长走线或测试设备干扰的情况下对 CLK 和 RST 信号进行滤波。CLK 上的电容可减少走线上的振铃，减少与其他走线的耦合，并减慢 CLK 信号的边沿。RST 上的电容有助于在嘈杂环境中满足干扰规范。这些滤波电容在 EMV 测试环境中很有用，且对 NDS 测试没有影响。它们可以根据具体应用（PCB、卡时钟频率、符合适用标准等）进行调整（值不超过 30 pF）或移除，以优化性能。
• VCC 电容：默认的 3.3 µF VCC 电容是满足 EMV2000 版本 4.0 规范中动态 VCC（智能卡电源）瞬态电流要求所必需的。为了符合 NDS，需要一个较小的 1 µF 电容来满足激活放电时间规范。

五、演示板原理图、PCB 布局和物料清单

1. 原理图

通过图 5 可以查看 73S8024C 演示板的电气原理图。

2. 物料清单

序号	数量	参考	部件	PCB 封装	Digikey 部件编号	部件编号	制造商
1	3	C1、C3、C10	10 µF	805	PCC2225CT - ND	ECJ - 2FB0J106M	Panasonic
2	2	C2、C8	0.1 µF	603	PCC1762CT - ND	ECJ - 1VB1C104K	Panasonic
3	2	C4、C5	22 pF	603	PCC220ACVCT - ND	ECJ - 1VC1H220J	Panasonic
4	1	C11	3.3 µF	805	PCC1925CT - ND	ECJ - 2YB0J335K	Panasonic
5	2	C12、C13	27 pF	402	PCC270CQCT - ND	ECJ - 0EC1H270J	Panasonic
6	1	L1	10 µH		X	SLF6025	TDK
7	5	JP1、JP2、JP3、JP5、JP6	HEADER 3	3 针，2