73S8023C 演示板：智能卡接口评估的得力助手

作为电子工程师，在智能卡接口设备的评估和设计过程中，拥有一个功能强大且易于使用的演示板至关重要。今天，我们就来详细了解一下 Teridian 公司的 73S8023C 演示板。

文件下载：73S8023C-DB.pdf

一、引言

73S8023C 演示板是评估 Teridian 73S8023C 智能卡接口设备的理想平台。它集成了 73S8023C 集成电路，既可以作为独立平台与外部微控制器配合使用，也可以作为子卡与 73S1121F 评估平台搭配。该演示板设计符合 EMV 2000 规范 4.0 版本，并且通过更换少数外部组件，还能轻松满足 NDS 规范要求。

1.1 包装内容

• 一块 73S8023C 演示板
• 一张 CD，包含 73S8023C 数据手册、本演示板用户手册以及应用笔记

1.2 安全与 ESD 注意事项

连接带电电压到演示板系统可能会导致板上出现危险电压，因此在连接后处理演示板时要格外小心。同时，该演示板对静电敏感，操作时需采取 ESD 防护措施。

二、基本连接

2.1 电源连接

将 3.3V 电源施加到 J4 的引脚 10。

2.2 控制信号连接

设备的控制信号可以通过 J2 和 J4 连接。

2.3 时钟频率设置

外部时钟源设置

• 将 JP1 设置为 SCLK 位置。
• 将时钟源施加到 J2 的引脚 1。
• 通过向 CLKDIV1 和 CLKDIV2 引脚施加 3.3V（1）或 GND（0）来设置所需的时钟速率：
  • CLKDIV1 = CLKDIV2 = 0 时，时钟频率 = SCLK / 8
  • CLKDIV1 = 0，CLKDIV2 = 1 时，时钟频率 = SCLK / 4
  • CLKDIV1 = 1，CLKDIV2 = 0 时，时钟频率 = SCLK
  • CLKDIV1 = CLKDIV2 = 1 时，时钟频率 = SCLK / 2

晶体设置

• 演示板上的晶体为 12 MHz。
• 将 JP1 设置为 XTAL 位置。
• 通过向 CLKDIV1 和 CLKDIV2 引脚施加 3.3V（1）或 GND（0）来设置所需的时钟速率：
  • CLKDIV1 = CLKDIV2 = 0 时，时钟频率 = 1.5 MHz
  • CLKDIV1 = 0，CLKDIV2 = 1 时，时钟频率 = 3 MHz
  • CLKDIV1 = 1，CLKDIV2 = 0 时，时钟频率 = 12 MHz
  • CLKDIV1 = CLKDIV2 = 1 时，时钟频率 = 6 MHz

三、硬件描述

3.1 演示板连接器、跳线和测试点

项目编号	丝印参考	名称	功能
9	J4	3.3V 板电源 / 数字控制信号	提供 3.3V 板电源和 73S8023C 主机控制信号
2	J2	辅助接口 / 5V 板电源	73S8023C 辅助接口（I/OUC、AUX1UC、AUX2UC）、外部时钟（SCLK）和中断（OFF）引脚
18	J5	智能卡连接器	用于插入信用卡尺寸的智能卡
11	J6	智能卡连接器	SIM/SAM 智能卡格式连接器，与 J5 并联
3	JP1	时钟选择跳线	选择晶体或外部时钟作为设备的频率参考
19	JP2	VPC 选择跳线	选择智能卡 DC - DC 转换器的电源值
2	JP3	VDD 选择跳线	选择为 73S8023C 供电的数字电压
8	JP4	未使用	-
16、15	JP5、JP6	卡极性检测选择	根据使用的智能卡连接器类型设置
13	JP7	CLKSEL	用于同步操作设置
17	JP8	CS	用于正常操作设置
21	JP9	CLKOUT	输出 XTALIN 的缓冲版本
22	JP10	STROBE	当 CLKSEL = 1 时控制时钟信号
7	TP1	Pin 18*（VDDF_ADJ）	VDD 电压故障调整测试点
20	TP2	工厂测试	工厂测试引脚，请勿连接
6、14、5、4	TP3 - TP8	智能卡信号测试点	每个智能卡信号的 2 引脚测试点

3.2 推荐工作条件和绝对最大额定值

参数	推荐工作条件	绝对最大额定值
电源电压 VDD	2.7 至 3.6 VDC	-0.5 至 4.0 VDC
电源电压 VPC	2.7 至 3.6 VDC	-0.5 至 4.0 VDC
环境工作温度	-40 °C 至 +85 °C	-60 °C 至 150 °C
数字输入电压	0 V 至 VDD + 0.3 V	-0.3 至 (VDD + 0.5) VDC
引脚电压	-	-0.3 至 (VDD + 0.5) VDC
引脚电流	-	±100 mA
ESD 耐受性 - 卡接口引脚	-	+/- 6 kV
ESD 耐受性 - 其他引脚	-	+/- 2 kV

3.3 73S8023C 引脚描述

卡接口引脚

名称	引脚编号	描述
I/O	9	卡 I/O：与卡之间的数据信号，包含上拉电阻到 VCC
AUX1	11	辅助数据信号到/从卡，包含上拉电阻到 VCC
AUX2	10	辅助数据信号到/从卡，包含上拉电阻到 VCC
RST	14	卡复位：向卡提供复位信号
CLK	13	卡时钟：向卡提供时钟信号，时钟速率由晶体振荡器频率或外部时钟输入以及 CLKDIV 选择决定
PRES	7	卡存在开关：高电平表示卡存在，未使用时应接地
PRES	6	卡存在开关：低电平表示卡存在，未使用时应接 VDD
VCC	15	卡电源：由 LDO 调节器的顺序器输出逻辑控制，需要外部滤波电容到卡 GND
GND	12	卡接地

其他引脚

还有一些用于晶体振荡、电压调整、电源和接地、微控制器接口等功能的引脚，这里就不一一赘述，大家可以参考文档详细了解。

3.4 73S8023C 引脚排列

文档中给出了 73S8023C 32QFN 引脚排列的顶视图，方便我们进行引脚识别和连接。

四、设计考虑

4.1 通用布局规则

• 辅助信号应远离卡接口信号布线。
• CLK 信号的走线应尽可能短，弯曲少，保持在同一层，远离其他走线，可进行滤波。
• VCC 走线应尽可能短，厚度至少 0.5 mm，远离其他走线。
• 从 L1 到 IC 引脚 2 的走线应尽可能短。
• RST 走线应远离 VCC 和 CLK 走线，可进行滤波。
• 0.1 µF 电容应靠近设备的 VDD 和 VPC 引脚并直接接地。
• 3.3 µF（NDS 为 1.0 µF）电容应靠近智能卡连接器的 VCC 引脚并直接接地。

4.2 符合 EMV 和 NDS 的优化

演示板默认配置中，CLK 引脚和 RST 引脚分别连接了 27 pF 电容，用于滤波。这些电容可根据具体应用调整或移除。同时，为满足 EMV 规范，VCC 电容需要 3.3 µF；为符合 NDS 规范，需要 1.0 µF 的电容。

五、73S8023C 演示板原理图、PCB 布局和物料清单

5.1 原理图

文档提供了 73S8023C 演示板的电气原理图，方便我们了解电路连接。

5.2 物料清单

项目	数量	参考	部件	PCB 封装	Digikey 零件编号	零件编号	制造商
1	3	C1,C3,C10	10 µF	805	PCC2225CT - ND	ECJ - 2FB0J106M	Panasonic
2	2	C2,C8	0.1 µF	603	PCC1762CT - ND	ECJ - 1VB1C104K	Panasonic
...	...	...	...	...	...	...	...

5.3 PCB 布局

文档给出了演示板的顶视图、底视图、顶层信号层、中间层 1（接地层）、中间层 2（电源层）和底层信号层的布局图，有助于我们进行 PCB 设计和制作。

六、订购信息

73S8023C 32 - 引脚 QFN 演示板的订购编号为 73S8023C - DB。

七、相关文档

可从 Teridian 半导体公司获取 73S8023C 数据手册和本演示板用户手册。

八、联系信息

如需了解更多关于 Teridian 半导体产品的信息或查询 73S8023C 的可用性，可联系： 地址：6440 Oak Canyon Road, Suite 100, Irvine, CA 92618 - 5201 电话：(714) 508 - 8800 传真：(714) 508 - 8878 邮箱：[e-mail] 全球销售办公室列表可访问：http://www.teridian.com

总的来说，73S8023C 演示板为我们评估和设计智能卡接口设备提供了一个全面且实用的平台。在使用过程中，我们需要严格遵循文档中的各项要求和注意事项，以确保设备的正常运行和性能优化。大家在实际应用中遇到过哪些问题呢？欢迎在评论区交流分享。