78P2351单通道OC - 3/STM1 - E/E4线路接口单元（LIU）：技术解析与应用指南

在电信接口设计领域，Teridian公司的78P2351单通道OC - 3/STM1 - E/E4 LIU是一款具有重要意义的芯片。它为155Mbps（OC - 3、STS - 3或STM - 1）和140Mbps PDH（E4）电信接口提供了完整的解决方案。下面，我们就来详细解析这款芯片的特点、功能以及应用场景。

文件下载：78P2351-DB-CMI.pdf

1. 芯片概述

78P2351是Teridian的第二代线路接口单元（LIU），采用单芯片解决方案，在发射路径中集成了CDR，可实现灵活的NRZ到CMI转换。它兼容ITU - T G.703标准，适用于139.264Mbps或155.52Mbps CMI编码的同轴传输。在接收路径中，集成了自适应CMI均衡器和CDR，能够处理超过12.7dB的电缆损耗。该芯片支持多种接口模式，可与75Ω同轴电缆通过CMI编码连接，也能直接与光纤收发模块通过NRZ编码连接，并且符合所有相关的ANSI、ITU - T和Telcordia标准，在抖动容限、产生和传输方面表现出色。

2. 功能特性

2.1 模式选择

• 速率选择：通过SDO_E4引脚或E4寄存器位可确定设备的工作速率，结合CKSL还能选择参考时钟频率。
• 媒体选择：SEN_CMI引脚或CMI寄存器位可启用CMI编码器/解码器，并选择75Ω同轴电缆（CMI编码）或光纤（NRZ模式）两种媒体进行接收和传输。
• 接口选择：SDI_PAR引脚或PAR寄存器位可选择与成帧器的接口为4位并行CMOS或串行LVPECL，每种接口都有不同的发射时序模式。

2.2 参考时钟

78P2351需要一个参考时钟输入到CKREFP/N引脚，该参考时钟用于接收和发射路径中的时钟恢复以及同步发射模式下的发射重定时。对于不同的参考频率，芯片支持单端CMOS时钟或差分LVPECL时钟输入。

2.3 接收操作

• 信号输入：接收器可接收155.52Mbps或139.264Mbps的串行数据，在CMI模式下，输入通过75Ω差分端接并通过变压器耦合到同轴连接器；在光纤（NRZ）模式下，输入通过100Ω差分端接并交流耦合到光收发模块。
• 信号处理：恢复的CMI信号首先经过AGC和自适应均衡器，以克服长电缆长度引起的符号间干扰。数据比较器的输出连接到时钟恢复电路，采用延迟锁定环（DLL）进行时钟恢复。
• 监测模式：在CMI模式下，可通过SCK_MON引脚或MON寄存器位启用接收器的监测模式，该模式在均衡前为接收信号增加约20dB的平坦增益。
• 信号丢失检测：芯片包含信号丢失（LOS）检测器，当接收信号的峰值低于标称值约19dB且持续约110 UI时，会断言接收信号丢失。
• 失锁检测：可选的接收器失锁检测器会在恢复的接收时钟频率与参考时钟相差超过±100ppm且持续时间超过420µs时发出标志。

2.4 发射操作

• 驱动输出：发射驱动器在媒体接口处生成模拟信号，可通过变压器和75Ω同轴电缆传输，也可直接连接到光纤收发器进行电光转换。
• 接口选项：在主机接口处，78P2351提供多种接口选项，包括可选择的4位并行或半字节接口，以及串行LVPECL接口，具有多种时序恢复模式。
• 同步串行模式：在同步串行模式下，串行NRZ发射数据以LVPECL电平输入到SIDP/N引脚，通过集成的FIFO进行时钟解耦和重定时。
• 准同步串行模式：当没有可用的串行发射时钟或数据与参考时钟不同步时，芯片可从准同步数据中恢复发射时钟，并绕过内部FIFO和重定时块。
• 同步并行模式：在并行模式下，4位CMOS数据段与同步时钟一起输入到芯片，经过4x8时钟解耦FIFO和串行器进行传输。
• 发射FIFO：发射FIFO可处理Tx时钟和系统参考时钟之间的长期时钟相位漂移，当漂移超过±25.6ns时，FIFO会溢出或下溢，FERR寄存器信号会被断言。
• 发射监测模式：在CMI模式下，可通过RCSL引脚或RCSL寄存器位启用可选的冗余发射输出，用于发射监测。
• 时钟合成器：发射时钟合成器是一个低抖动DLL，为CMI编码器生成278.528/311.04 MHz的时钟，也用于接收和发射路径的时钟和数据恢复。
• 发射背板均衡器：在使用LIU的有源接口卡架构中，可通过TXOUT1引脚或TXEQ位启用可选的固定LVPECL均衡器，补偿长达1.5m的走线损耗。
• 发射失锁：在使用集成CDR的发射模式下，当在SIDP/N数据输入处未检测到有效信号时，芯片会声明失锁条件。

2.5 电源管理

芯片提供电源管理功能，可通过软件控制独立设置发射和接收的电源关闭，全局电源关闭可通过同时关闭发射和接收器实现。

2.6 回环模式

芯片支持多种回环模式，包括本地和远程模拟回环模式，以及全远程（数字）回环模式。在软件模式下，可通过信号控制寄存器中的LLBK和RLBK位激活本地和远程模拟回环模式；在硬件模式下，可通过LPBK引脚激活。全远程（数字）回环模式需要在高级Tx控制寄存器中设置FLBK位，并启用串行准同步或串行环回定时发射模式。

2.7 内部上电复位

芯片提供上电复位（POR）功能，当Vcc在上电后达到2.4V约50µs时，内部会生成复位脉冲，将所有寄存器和状态机重置为默认值。

2.8 串行控制接口

通过串行端口控制寄存器，通用控制器可与78P2351进行接口，用于模式设置、诊断和测试、状态和性能信息检索以及生产测试期间的片上熔丝微调。

2.9 可编程中断

除了接收器LOS和LOL状态引脚外，78P2351还为发射器提供可编程中断，在硬件控制模式下，默认的发射中断功能为发射失锁（TXLOL）或FIFO错误（FERR）。

3. 寄存器描述

芯片的寄存器分为全局寄存器和端口特定寄存器，通过不同的地址位进行访问。每个寄存器的不同位具有特定的功能，如速率选择、接口选择、电源管理、回环控制等。详细的寄存器描述有助于工程师根据具体需求对芯片进行配置和控制。

4. 引脚描述

芯片的引脚分为发射器引脚、接收器引脚、参考和状态引脚、控制引脚、串行端口引脚以及电源和接地引脚。每个引脚都有明确的功能和电气特性，工程师在设计电路时需要根据这些信息进行正确的连接和配置。

5. 电气规格

5.1 绝对最大额定值

芯片的绝对最大额定值规定了其正常工作的极限条件，包括电源电压、存储温度、结温、引脚电压和引脚电流等。

5.2 推荐工作条件

推荐的工作条件包括直流电压供应、环境工作温度和结温等，确保芯片在这些条件下能够稳定可靠地工作。

5.3 直流特性

包括不同模式下的电源电流、接收电流和功耗等参数，为电源设计提供了重要参考。

5.4 模拟引脚特性

提供了RXP和RXN的共模偏置电压、差分输入阻抗、模拟输入/输出电容以及PORB的输入阻抗等信息。

5.5 数字I/O特性

针对不同类型的引脚（如CI、CIU、CID、CIT、CIS、CO、COZ、PO、PI、OD等），详细描述了其输入电压、输入电流、输出电压、输出转换时间等特性。

5.6 串行端口时序特性

规定了SDI到SCK的建立时间、保持时间，SCK到SDO的传播延迟以及SCK的频率等参数。

5.7 发射器时序特性

包括时钟占空比、设置时间和保持时间等参数，确保发射器的正常工作。

5.8 参考时钟特性

参考时钟的占空比和频率稳定性等参数对于时钟恢复和同步至关重要。

5.9 接收器时序特性

包括接收时钟占空比、时钟到Q的延迟等参数。

5.10 发射器规格

针对CMI接口，规定了比特率、编码方式、输出电压、上升/下降时间、过渡时序容差等参数，确保发射信号符合相关标准。

5.11 发射器输出抖动

规定了不同模式下的发射输出抖动规格，确保符合相关标准。

5.12 接收器规格

针对CMI接口（变压器耦合），规定了峰值差分输入幅度、平坦损耗容差、接收时钟抖动、延迟、PLL锁定时间和回波损耗等参数。

5.13 接收器抖动容限

芯片的接收器抖动容限超过了相关标准，确保在不同频率范围内能够正常接收信号。

5.14 接收器抖动传递函数

接收器时钟恢复环路滤波器的特性决定了其抖动传递函数，确保在不同频率下的抖动传递符合要求。

5.15 CMI模式信号丢失条件

规定了LOS阈值和LOS时序等参数。

6. 应用信息

6.1 外部组件

包括接收器和发射器的终端电阻，以及CMI变压器的规格和建议制造商。

6.2 热信息

提供了标准100引脚JEDEC LQFP封装在无强制风冷、4层JEDEC测试板条件下的热阻信息。

6.3 原理图和布局指南

建议工程师查看Teridian Semiconductor的网站或联系当地销售代表获取最新的应用笔记和演示板手册，以获取参考原理图、布局指南和推荐的变压器型号等信息。

7. 机械规格和订购信息

芯片采用100引脚JEDEC LQFP封装，提供了不同的订购选项，包括磁带和卷轴选项以及无铅选项。

总结

78P2351单通道OC - 3/STM1 - E/E4 LIU是一款功能强大、性能出色的电信接口芯片，能够满足多种电信应用的需求。工程师在设计过程中，需要深入理解芯片的功能特性、寄存器配置和引脚连接，结合电气规格和应用信息，合理选择外部组件，确保芯片在不同的工作条件下都能稳定可靠地工作。同时，要关注芯片的修订历史，及时获取最新的产品信息，以保证设计的准确性和可靠性。大家在实际应用中遇到过哪些关于这款芯片的问题呢？欢迎在评论区交流分享。