AD6672 模数转换器测试快速入门指南

一、引言

在电子工程领域，模数转换器（ADC）的性能测试至关重要。本文将详细介绍如何使用基于 FPGA 的捕获板 HSC - ADC - EVALCZ 对 AD6672 模数转换器评估板进行测试，帮助工程师们快速上手。

文件下载：AD6672-250EBZ.pdf

二、所需设备和文档

（一）设备

1. 信号源相关：模拟信号源和抗混叠滤波器、模拟时钟源。
2. 计算机：PC，推荐使用 USB 2.0 端口（兼容 USB 1.1）。
3. 评估板：AD6672 评估板和 HSC - ADC - EVALCZ FPGA 数据捕获板。

   （二）文档

4. AD6672 数据手册。
5. VisualAnalog 转换器评估工具用户手册（AN - 905）。
6. 高速 ADC SPI 控制软件用户手册（AN - 878）。
7. 通过 SPI 连接高速 ADC（AN - 877）。

   （三）软件

   VisualAnalog 和 SPIController，所有文档和软件可在 http://www.analog.com/fifo 获取。若有问题，可发邮件至 [e-mail]。

三、测试步骤

（一）硬件连接

1. 按照图 1 将 AD6672 评估板和 HSC - ADC - EVALCZ 板连接在一起。
2. 给 AD6672 板连接一个 6V、2A 的开关电源（如 CUI EPS060250UH - PHP - SZ）。
3. 在 HSC - ADC - EVALCZ 评估板的 J9 引脚 2.5V 位置安装跳线，将 FPGA I/O 电压设置为 2.5V，再给该板连接一个 6V、2A 的开关电源。
4. 用 USB 电缆将 HSC - ADC - EVALCZ 板连接到 PC 的 J6 接口。
5. 在 ADC 评估板上，确保在 P105、P108、P107、P110 和 P104 引脚安装跳线以进行默认设置。

   （二）时钟和信号输入

6. 在 ADC 评估板上，为 J506 连接器提供一个干净、低抖动的时钟源，时钟输入电平应在 10dBm 到 14dBm 之间。若使用 AD6672 输入时钟分频器，需以适当速率提供时钟到 J506 连接器，该时钟将被分频到所需的时钟速率。
7. 使用低相位噪声的干净信号发生器，通过 1m、屏蔽的 RG - 58、50Ω 同轴电缆为 J301 连接器（通道 A）的模拟输入提供输入信号。为获得最佳效果，使用带 50Ω 终端和适当中心频率的窄带带通滤波器（ADI 使用 TTE、Allen Avionics 和 K&L 带通滤波器）。为使输入电平接近 ADC 的满量程，信号发生器电平应设置为 8dBm 到 12dBm，具体电平取决于输入频率和带通滤波器的损耗。

   （三）软件操作

8. 打开 PC 上的 VisualAnalog，“AD6672”应显示在“New Canvas”窗口的状态栏中。选择与测试类型对应的模板，当 VisualAnalog 提示对 FPGA 进行编程时选择“是”。HSC - ADC - EVALCZ 板上的“DONE”LED 应亮起，表明 FPGA 已正确编程。若 VisualAnalog 未提示编程 FPGA，可选择 ADC 数据捕获设置窗口，点击“Capture Board”选项卡，在 FPGA 框中选择“program”来配置 FPGA。若使用标有“XCPZ”的部件，选择 AD9642_0.bin 文件来编程 FPGA。
9. 打开 SPI 控制器软件，若提示选择配置文件，选择名为 AD6672spiR03.cfg 的配置文件。若未提示，检查窗口标题栏查看加载的配置。必要时，从“File”菜单中选择“Cfg Open”并选择上述配置文件之一。注意，无论是否加载正确的 SPI 控制器配置文件，CHIP ID(1) 字段可能都会被填充。
10. 在 SPI 控制器中点击“New DUT”按钮。
11. 在 VisualAnalog 中点击“Run”按钮。
12. 调整输入信号的幅度，使基波达到所需电平（可查看 VisualAnalog FFT 窗口左面板中的“Fund Power”读数）。
13. 若需要，在 FFT 窗口中点击“File > Save Form as”保存 FFT 图。

四、故障排除

（一）FFT 图异常

1. 若断开信号发生器与模拟输入连接时看到正常的噪声底，确保未使 ADC 过载，必要时降低输入电平。
2. 在 VisualAnalog 中，点击“Input Formatter”块中的“Settings”按钮，检查“Number Format”是否设置为正确的编码（默认是 2 的补码）。

   （二）FFT 图正常但性能不佳

3. 确保在模拟输入上使用了合适的滤波器。
4. 确保时钟和模拟输入的信号发生器干净（低相位噪声）。
5. 若使用非相干采样，稍微改变模拟输入频率。
6. 确保 SPI 配置文件与被评估的产品匹配。

   （三）点击“Run”按钮后 FFT 窗口仍为空

7. 确保评估板与 HSC - ADC - EVALCZ 板连接牢固。
8. 重复步骤 8 到 12。
9. 通过验证 HSC - ADC - EVALCZ 板上的“D6”LED 是否亮起，确保 FPGA 已编程。
10. 确保安装了正确的 FPGA 程序。

    （四）VisualAnalog 提示“FIFO 捕获超时”

11. 确保所有电源和 USB 连接牢固。
12. 重复步骤 11 到 14。
13. 仔细检查 J506 连接器处是否有编码时钟源。

通过以上步骤和故障排除方法，工程师们可以顺利完成 AD6672 模数转换器的测试。大家在测试过程中遇到什么独特的问题或者有更好的测试技巧，欢迎在评论区分享交流。