电子说
在通信领域,对于高性能、小尺寸、宽带宽的接收机需求日益增长。AD6649作为一款混合信号中频(IF)接收机,凭借其卓越的性能和丰富的功能,为通信应用提供了理想的解决方案。
文件下载:AD6649BCPZRL7.pdf
AD6649内置双通道14位250 MSPS ADC和一个宽带数字下变频器(DDC),专为低成本、小尺寸、宽带宽、多功能通信应用而设计。其双通道ADC内核采用多级、差分流水线架构,并集成了输出纠错逻辑,每个ADC都有宽带宽输入,支持多种可选输入范围。集成基准电压源简化了设计,占空比稳定器则能补偿ADC时钟占空比的波动,确保转换器保持出色性能。
AD6649适用于多种通信应用,包括通信分集无线电系统、多模式数字接收机(3G)、TD - SCDMA、WiMax、WCDMA、CDMA2000、GSM、EDGE、LTE等通用软件无线电以及宽带数据应用。其出色的性能和灵活性使其能够满足不同通信系统的需求。
AD6649的ADC架构由双前端采样保持电路和流水线型开关电容ADC组成。各个级的量化输出组合在一起,在数字校正逻辑中最终形成一个14位转换结果。流水线结构允许第一级处理新的输入采样点,而其它级继续处理之前的采样点,提高了转换效率。
模拟输入端是一个差分开关电容电路,处理差分输入信号的性能极佳。输入根据时钟信号在采样模式和保持模式之间切换,为了获得最佳动态性能,必须保证驱动VIN +和VIN -的源阻抗相匹配,并且使两输入保持差分平衡。
内置稳定、精确的基准电压源,通过改变籍由SPI施加的基准电压,可以调整满量程输入范围,ADC输入范围跟随基准电压呈线性变化。
为了充分发挥芯片的性能,应利用一个差分信号作为采样时钟输入端(CLK +和CLK -)的时钟信号。时钟输入结构非常灵活,CMOS、LVDS、LVPECL或正弦波信号均可作为时钟输入信号,但需要考虑时钟源抖动的影响。
AD6649的功耗与其采样速率成比例关系。通过置位PDWN引脚,可使AD6649进入关断模式,典型功耗为10 mW;在待机模式下,内部基准电压电路处于通电状态,可实现较短的唤醒时间。
利用两个通道之间共享的NCO可实现频率转换,通过使能片上幅度和相位扰动功能可改善NCO的噪声和杂散性能。NCO模块可以接受来自ADC级的输入实信号,并将其转换成频移复数(I、Q)输出信号。
可以使用47抽头、高性能、固定系数FIR滤波器或21抽头、低延迟、固定系数FIR滤波器,这些滤波器能在器件输出端提供混叠抑制。
32位微调NCO的输出数据是复数信号,经95 MHz或100 MHz FIR滤波器处理后,最终的NCO可将复数输出信号从直流频率搬移,使AD6649输出实信号。
建议使用两个独立的1.8 V电源,一个用于模拟部分(AVDD),另一个用于数字输出部分(DRVDD)。使用多个不同的去耦电容,并将其放置在接近PCB入口点和接近器件引脚的位置,以缩短走线长度。AD6649仅需要一个PCB接地层,对PCB模拟、数字和时钟模块进行合理去耦和分隔,可获得最佳性能。
将ADC底部的裸露焊盘连接至模拟地(AGND),PCB上裸露(无阻焊膜)的连续铜平面应与AD6649的裸露焊盘匹配。铜平面上应有多个通孔,采用绝缘环氧化物填充或堵塞这些通孔,以获得尽可能低的热阻路径。
VCM引脚应通过一个0.1 μF电容去耦至地,为获得最佳通道间隔离性能,AD6649 VCM引脚和通道A、B模拟输入网络连接之间均应连接一个33 Ω电阻。
当需要转换器充分发挥其全动态性能时,应禁用SPI端口。如果其它器件使用板上SPI总线,可能需要在该总线与AD6649之间连接缓冲器,以防止信号在关键的采样周期内发生变化。
AD6649中频分集接收机以其出色的性能、灵活的功能和节能设计,为通信领域的工程师提供了一个强大的工具。在实际设计中,工程师需要根据具体的应用需求,合理选择和配置AD6649的各项参数,同时遵循设计指南,以确保系统的稳定性和性能。你在使用AD6649的过程中遇到过哪些问题呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !