电子说
在电子设计领域,对于低相噪、低抖动的PLL(锁相环)需求日益增长。今天我们就来深入探讨一下DC1795A评估板,它搭载了LTC6950这款1.4GHz低相噪、低抖动PLL,具备时钟分配功能,是一款值得关注的产品。
文件下载:DC1795A.pdf
DC1795A评估板主要用于评估LTC6950的性能。它预装了100MHz参考源和1GHz VCSO(电压控制SAW振荡器),输出为正弦波。评估板的所有差分输入和输出都配备了0.5英寸间距的SMA连接器,方便连接各种测试设备。
如果绿色LED未亮起,可按以下步骤排查:
评估板提供了不同的参考源选项,如板载参考源和外部参考源。不同选项需要进行相应的板载修改,并且CLKSET文件假设了默认参考源的噪声特性,如果使用不同的参考源,需要在ClockWizard的Loop Design选项卡中更改参考源噪声特性。
有多种VCO输入选项,包括默认的U4振荡器、U3振荡器、单端外部VCO和差分外部VCO。每种选项都有相应的板载修改和电源要求,同样,CLKSET文件假设了默认VCO的噪声特性,使用不同VCO时需在ClockWizard中更改。
当将LTC6950用作时钟跟随器时,可以通过在ClockWizard中设置PDPLL位来关闭PLL电路,以降低功耗。同时,文档详细描述了如何为差分外部输入重新配置电路板。
ClockWizard的Loop Design选项卡提供了不同的环路滤波器选项,文档中的表3、4和5将这些选项与DC1795A的组件参考设计器进行了交叉引用。对于一些VCO调谐电压范围大于LTC6950电荷泵电压范围的情况,可以使用有源环路滤波器。
DC1795A有四个交流耦合的LVPECL输出,默认终止网络需要内部偏置 (( IBIASx =H)),同时评估板还提供下拉或串联电阻选项,以适应数据手册中描述的其他LVPECL终止网络。
LVDS/CMOS输出默认是直流耦合且无板载终端,评估板提供下拉、串联和差分终端电阻选项,以适应其他终止网络。
文档详细列出了DC1795A的各项参数,包括电源输入、输出信号、同步输入、状态输出等,这些参数为工程师在设计和使用过程中提供了重要的参考。
DC1795A评估板为工程师提供了一个全面的平台来评估LTC6950的性能。通过合理配置和使用,工程师可以充分发挥LTC6950的优势,满足不同的设计需求。你在使用类似评估板时遇到过哪些问题呢?欢迎在评论区分享你的经验。
全部0条评论
快来发表一下你的评论吧 !