深入解析MAXIM DS3106 Demo Kit：硬件与软件的完美融合

在电子工程领域，一款优质的演示和评估套件对于工程师们来说至关重要。MAXIM DS3106 Demo Kit就是这样一款值得深入研究的产品，它为DS3106线卡定时IC提供了便捷的演示和评估平台。下面，我们将从多个方面详细解析这款套件。

文件下载：DS3106DK.pdf

一、套件概述

DS3106DK是一款易于使用的演示和评估套件，专为DS3106线卡定时IC设计。它采用表面贴装的DS3106和精心布局，确保了最大的信号完整性。板载的Maxim 8051兼容微控制器和配套软件，让用户可以通过基于Windows的PC进行点选式操作，轻松访问配置和状态寄存器。板上的LED指示灯可显示中断、电源功能和锁定状态，单端和差分时钟可通过SMB连接器访问，所有LED和连接器都有清晰的丝印标签，方便识别相关信号。

套件内容

• DS3106DK板：核心硬件部分，集成了DS3106及相关电路。
• CD - ROM：包含DS3106软件、初始化文件、DS3106DK数据手册以及DS3106数据手册/勘误表。

主要特性

1. 出色的信号完整性：焊接的DS3106确保了最佳的信号完整性，精心设计的模拟信号路径布局进一步提升了性能。
2. 便捷的连接性：SMB连接器和终端设计，方便连接各种设备。
3. 丰富的振荡器支持：板载Stratum 3振荡器，并预留了Stratum 3E和Stratum 4振荡器的占位。
4. 直观的操作体验：板载Maxim微控制器和软件提供点选式访问DS3106寄存器集的功能，LED指示灯清晰显示各种状态。
5. 灵活的电源支持：香蕉插孔VDD和GND连接器支持使用实验室电源，丝印标签方便识别所有连接器、跳线和LED相关的信号。
6. 强大的软件功能：软件提供常用功能的GUI字段，支持对整个寄存器集的读写访问，还支持创建和运行配置脚本，节省评估时间。

最低系统要求

• PC：运行Windows XP或Windows 2000操作系统。
• 显示：分辨率为1024 x 768或更高。
• 端口：可用的USB或串行（COM）端口，以及相应的USB电缆或DB - 9串行电缆。

二、硬件布局与设置

1. 板卡布局

DS3106位于板卡中心，输入时钟SMB连接器沿板卡左边缘排列，输出时钟连接器在右边缘。输入时钟连接器和DS3106之间预留了多种本地振荡器的焊盘，从廉价的XO到高性能的TCXO都能兼容。板卡上边缘从左到右依次为电源连接器、DC - DC转换器、电源指示灯LED、复位按钮、串行连接器和USB连接器。板载DS87C520微控制器靠近USB连接器，板卡下边缘有JTAG连接器和LED指示灯。

2. 输入和输出时钟

• 输入时钟：板卡左侧的两个SMB连接器IC3和IC4为DS3106提供单端时钟输入，通过50Ω特性阻抗走线连接到DS3106，并在器件端进行50Ω端接。
• 输出时钟：PCB另一侧的三个SMB时钟输出连接器OC3、FSYNC和MFSYNC提供单端时钟输出，所有单端时钟输出在DS3106处进行缓冲，并通过50Ω特性阻抗走线连接到SMB连接器。另外两个SMB连接器OC6P和OC6N提供DS3106的OC6差分输出连接。

3. 跳线、插头和开关设置

跳线JMP9 - JMP12和JMP16用于上拉或下拉DS3106的相关引脚，如O3F1/SRFAIL、O3F2/LOCK等。跳线JMP1 - JMP4可访问DS3106的其他引脚，如IPF0/SYNC1等。跳线JMP62和JMP63用于选择计算机接口为USB或RS232，跳线JMP5用于选择板卡的供电方式，是通过USB连接器还是电源插孔。LED指示灯可显示电源和微处理器的工作状态，开关SW1用于选择平方电路以适应IC3的正弦输入，插头J51可访问DS3106的JTAG端口，测试点可用于检测差分输出、SPI端口引脚等。

4. 微控制器

DS87C520微控制器的片上非易失性存储器中预装了固件，该固件可将RS232串行端口或USB端口的内存访问请求转换为DS3106的寄存器访问。微控制器启动时，DS16指示灯亮起，表示控制器工作正常。靠近RS232连接器的复位按钮可同时复位微控制器和DS3106。

5. 电源连接器

可以通过红色（J13）和黑色（J19）香蕉插孔连接5V实验室电源，也可以通过将跳线JMP5置于USB位置，从USB连接器为板卡供电。输入的5V电源会被调节为3.3V、2.5V和1.8V，并分配给板卡上的各个组件。需要注意的是，某些USB集线器可能无法为板卡供电，在通过USB集线器供电前，需检查JMP5处的电压，确保板卡能获得5V电源。

6. 基本硬件设置

• 电源设置：将POWER跳线（JMP5）置于PS位置。
• 通信设置
  • USB通信：将JMP62和JMP63的中间和右侧引脚连接（朝“USB”丝印方向），然后用USB电缆连接DS3106DK的USB连接器和主机计算机的可用USB端口。
  • 串行通信：将JMP62和JMP63的左侧和中间引脚连接（朝“RS232”丝印方向），用标准DB - 9串行电缆连接DS3106DK的串行端口连接器和主机计算机的可用串行端口，注意使用标准直连电缆，避免使用零调制解调器电缆。
• 电源连接：将合适的交流电源插头连接到随附的国际电源，将电源插入交流电源插座，并将电源的直流输出连接到连接器J3。此时，电源指示灯LED DS1 - DS4和微控制器状态LED DS16应亮起。

7. USB驱动安装

当首次使用USB电缆将DS3106DK连接到PC时，Windows会自动检测到板载的USB - 串行转换器IC，并启动“发现新硬件向导”。按照以下步骤安装驱动：

1. 在向导的第一个屏幕中，选择“从列表或指定位置安装”，然后点击“下一步”。
2. 在第二个屏幕中，选择“在这些位置搜索最佳驱动程序”，勾选“包括这个位置在搜索范围内”，并浏览到DS3106DK CD - ROM或下载的ZIP文件中的USB目录，点击“下一步”。
3. 点击“完成”。
4. 当“发现新硬件向导”再次启动时，重复上述步骤1 - 3。

驱动安装完成后，每当DS3106DK板连接到PC的USB端口时，Windows操作系统会将USB - 串行转换器IC视为一个额外的COM端口，DS3106DK软件会自动在主窗口左上角的PORT选择组合框中列出该COM端口。

三、软件安装与运行

1. 软件安装

目前，DS3106演示套件软件仅支持Windows 2000或Windows XP操作系统。要安装演示套件软件，可运行DS3106DK包装盒中光盘上的SETUP.EXE文件，或从网站www.maxim - ic.com/DS3106DK下载ZIP文件进行安装。

2. 软件运行

软件安装完成后，按照上述硬件设置步骤设置好硬件，然后通过双击Windows桌面上的DS3106 Demo Kit图标或选择“开始”→“程序”→“Maxim”→“DS3106 Demo Kit”来运行软件。主窗口出现后，在左上角的框中选择正确的串行端口。当软件和硬件之间的通信正确建立后，左上角的ID字段应显示3106 rev x，其中x = 0表示A1版本设备，x = 1表示A2版本设备。

3. 命令行选项

演示套件软件支持以下命令行选项：

• -l ：指定一个替代的日志文件，例如“DS3106DK.exe –l mylog.mfg”。
• -p[port#]：设置串行（COM）端口号，例如“DS3106DK.exe –p2”设置为COM2。

要将命令行选项添加到安装程序添加到桌面的DS3106演示套件快捷方式中，右键单击快捷方式并选择“属性”，在“快捷方式”选项卡的“目标”文本框末尾添加一个空格，然后输入命令行选项。

四、软件界面概述

1. 全局配置

主窗口左上角有几个全局状态和配置字段。ID字段显示设备的部件号和版本，PORT字段显示DK板连接的COM端口。DEMO MODE复选框默认选中，取消选中该复选框可使软件与DK板进行通信。ENABLE POLLING复选框默认选中，用于控制软件对设备的轮询。RESET复选框控制设备中的MCR1:RESET。SDH和SONET单选按钮（控制设备寄存器字段MCR3:SONSDH）指定输入时钟IC3和IC4的可用频率选项是1.544MHz（SON）还是2.048MHz（SDH）。

2. 输入时钟监控、分频器和选择器

主窗口左下角的框包含与输入时钟IC3和IC4相关的配置和状态信息。输入时钟编号3和4右侧的软件LED指示灯显示每个输入的状态，无信号时为红色，检测到正确频率的时钟且有活动时为绿色，若输入被DPLL锁定失败则为品红色。框中间的FREQ和LK MODE字段用于配置每个输入时钟的频率和锁定模式（直接锁定、DIVN、LOCK8K或替代直接锁定），右下角的字段用于配置DIVN模式下的DIVN分频器。SEL REF字段显示DPLL选择的参考时钟，FREQ和PHASE字段显示DPLL报告的实时频率和相位。8K Polarity字段指定DS3106在输入时钟为8kHz时锁定的有效边沿，Freq Range Enable复选框控制DS3106是否检查输入时钟的频率准确性（在10,000ppm范围内）。

3. T0 DPLL

T0 DPLL的状态（自由运行、锁定、保持等）显示在STATE文本框中。STATE和SRFAIL按钮代表设备中的锁存状态位，按钮为红色时表示DS3106中相应的锁存状态位已设置，按下按钮可清除锁存状态位并将按钮颜色变回绿色。STATE按钮表示自上次按下以来T0 DPLL的状态已改变，SRFAIL表示自上次按下以来所选参考时钟已失效。可以使用STATE文本框左侧的组合框强制设置T0 DPLL的状态。T0 DPLL的频率显示在FREQ字段（DS3106 T0 DPLL固定为77.76MHz），采集带宽和锁定带宽分别由ABW和LBW字段设置，阻尼因子由DAMP字段设置。如果T0 DPLL所选参考时钟的频率超过主窗口顶部DPLL FREQUENCY LIMITS框中的SOFT LIMIT设置，SOFTLIM LED会变红。当Freerun Holdover框被选中时，T0 DPLL将相对于REFCLK振荡器以0ppm保持，而不是以最后一个有效输入时钟的长期频率平均值保持；未选中时，保持类型可设置为即时或平均。PALARM状态LED和相位检测器2（PD2）字段属于高级主题，更多详细信息可参考表4 - 2和DS3106数据手册。

4. T0 APLL和T0 APLL2

T0 APLL的Input Freq字段用于配置T0 APLL DFS的频率（详细信息参考DS3106数据手册），APLL输出频率始终是输入频率的四倍。当Input Freq字段更改时，Output Freq字段会相应更改，OC3和OC6输出时钟组合框中的所有T0选项也会更改为从新的T0 APLL频率派生的频率，这些更改与DS3106中的实际情况一致。正常运行时，T0 APLL2的输出频率固定为312.5MHz（标准XGMII时钟速率的两倍），该速率显示在T0 APLL2 Output Freq文本框中。当T0 APLL DFS或T0 APLL2 DFS配置为可编程DFS操作时，它们的Input Freq和Output Freq字段会以“P”前缀指定频率，表示可编程DFS模式已启用。

5. T4 APLL

T4 APLL的Input Freq字段用于配置T4 APLL DFS的频率（详细信息参考DS3106数据手册），APLL输出频率始终是输入频率的四倍。当Input Freq字段更改时，Output Freq字段会相应更改，OC3和OC6输出时钟组合框中的所有T4选项也会更改为从新的T4 APLL频率派生的频率，这些更改与DS3106中的实际情况一致。当T4 APLL DFS配置为可编程DFS操作时，Input Freq和Output Freq字段会以“P”前缀指定频率，表示T4 APLL DFS已启用可编程DFS模式。

6. 输出时钟

OUTPUT CLOCKS框中的字段用于配置DS3106的输出时钟。DIG1和DIG2字段用于配置OC3和OC6的Digital1和Digital2频率选项（详细信息参考DS3106数据手册）。OC3和OC6字段指定输出OC3和OC6的频率。当T0 APLL设置更改时，OC3和OC6字段中所有T0选项的频率会自动更改为从新的T0 APLL频率派生的频率；同样，当T4 APLL设置更改时，OC3和OC6字段中所有T4选项的频率会自动更改为从新的T4 APLL频率派生的频率，这些更改与DS3106中的实际情况一致。当T0 APLL DFS、T4 APLL DFS或T0 APLL2 DFS配置为可编程DFS操作时，OC3和OC6字段中的T0、T4和T02选项会更改为从可编程DFS设置派生的频率，这些选项都带有“P”前缀，例如“PT0”或“PT4”，表示它们由可编程DFS模式控制。同样，当DIG1 DFS或DIG2 DFS配置为可编程DFS操作时，DIG1和DIG2字段会显示带有“P”前缀的可编程DFS频率。FSYNC是一个8kHz输出，可以配置为50%占空比的时钟或帧脉冲，并且可以选择反转；MFSYNC是一个2kHz输出，也可以进行类似的配置。

7. DPLL频率限制、相位检测器、DPLL锁定标准

DPLL频率限制指定了T0 DPLL频率范围的硬限制和软限制。当所选参考时钟超过软限制时，SOFTLIM LED会变红，但所选参考时钟不会被取消资格。如果DPLL LOCK CRITERIA框中的FLLOL（频率限制失锁）框被选中，当所选参考时钟超过硬限制时，DPLL将失锁（转换到LOL状态）。其余字段属于高级主题，更多详细信息可参考表4 - 6和DS3106数据手册。

8. REFCLK校准

可以通过在REFCLK CAL框中设置ppm值来校准本地振荡器中的任何已知频率误差。此外，可以在XOEDGE字段中选择REFCLK信号的有效边沿。

9. 可编程DFS

按下主窗口右上角的Programmable DFS按钮，会弹出Programmable DFS窗口。在这个窗口中，可以将DS3106中的一个或多个输出DFS引擎配置为合成自定义频率，该频率可以是2kHz的倍数（f < 77.76 MHz）或8kHz的倍数（f ≤ 311.04MHz）。可以在窗口顶部的Target Output Clock Frequency (MHz)框中输入所需的频率，软件会进行必要的计算以填充窗口中的其他数字字段。可编程DFS配置可以应用于一个或多个DFS引擎，如Use Programmable DFS框中指定的那样。低于77.76MHz的频率通常由DIG1或DIG2 DFS引擎合成，并通过在软件主窗口的相应输出时钟配置字段中选择DIG1或DIG2，从CMOS/TTL输出时钟引脚输出。77.76MHz或更高的频率必须使用APLL DFS及其相关的APLL进行合成，通常从差分输出时钟引脚输出。如果需要一组相互之间具有1、2、4、6、8、10、12、16、20、48或64倍关系的自定义时钟速率，通常可以通过其中一个APLL DFS块产生最高频率的时钟，然后在一个或多个输出引脚上选择各种较低速率的时钟。详细信息可参考DS3106数据手册中的OCR2和OCR3寄存器。如果手动覆盖了DFS Frequency (MHz)、DIG1/DIG2 Freq & APLL Input Freq或APLL Multiplier的软件计算值，用户必须手动确保DFS Frequency (MHz)在其允许范围内，并且APLL VCO Frequency在其允许范围内。需要注意的是，如果没有选择任何APLL DFS块使用，则APLL VCO Frequency不需要在其允许范围内。Programmable DFS窗口的Register Configuration部分显示了写入DFSC1 - DFSC1